专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明公开

KR1020140126736A 접착시트 및 반도체 장치의 제조 방법 无效
标题翻译：粘合片及制造半导体器件的方法
公开(公告)号：KR1020140126736A
公开(公告)日：2014-10-31
申请号：KR1020147024893
申请日：2013-03-05
申请人： 히타치가세이가부시끼가이샤
发明人： 코다마메구미 , 토쿠야스타카히로 , 이와쿠라테츠로우
IPC分类号： C09J7/00 , C09J161/20 , C09J201/00 , H01L21/52
CPC分类号： C09J7/00 , C09J7/10 , C09J113/00 , C09J2201/61 , C09J2203/326 , C09J2413/00 , C09J2461/00 , C09J2463/00 , H01L24/27 , H01L24/29 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/83 , H01L24/85 , H01L2221/68327 , H01L2221/68377 , H01L2224/27001 , H01L2224/2929 , H01L2224/29386 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/48 , H01L2224/48091 , H01L2224/48096 , H01L2224/48106 , H01L2224/48227 , H01L2224/48472 , H01L2224/49179 , H01L2224/73265 , H01L2224/83191 , H01L2224/83203 , H01L2224/83855 , H01L2224/83862 , H01L2224/92247 , H01L2924/00014 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/20104 , H01L2924/20105 , H01L2924/20106 , H01L2924/00 , H01L2224/48095 , H01L2924/00012 , H01L2224/85399 , H01L2224/05599
摘要： 본 발명의 접착시트는, (A)고분자량 성분과, (B1)연화점이 50℃ 미만인 열경화성 성분과, (B2)연화점이 50℃ 이상 100℃ 이하인 열경화성 성분과, (C)연화점이 100℃ 이하인 페놀 수지를 포함하는 수지 조성물로 이루어지고, 그 수지 조성물 100질량%를 기준으로 하여, 상기 (A)고분자량 성분을 11∼22질량%, 상기 (B1)연화점이 50℃ 미만인 열경화성 성분을 10∼20질량%, 상기 (B2)연화점이 50℃ 이상 100℃ 이하인 열경화성 성분을 10∼20질량%, 상기 (C)연화점이 100℃ 이하인 페놀 수지를 15∼30질량% 함유한다.
摘要翻译：本发明的粘合片包括含有（A）高分子量组分的树脂组合物，（B1）软化点低于50℃的热固性组分，（B2）具有软化点为在50℃至100℃之间，和（C）软化点不高于100℃的酚醛树脂，该组合物含有（A）高分子量组分11-22质量％（B1）软化点低于50℃的（B1）热固性组分的10至20质量％，（B2）热固性组分的软化点在50℃至100℃之间的10至20质量％和15〜30质量％的软化点为100℃以下的酚醛树脂，基于树脂组合物的100质量％。

12. 发明公开

KR1020080107350A 반도체 집적회로 无效
标题翻译：半导体集成电路
公开(公告)号：KR1020080107350A
公开(公告)日：2008-12-10
申请号：KR1020087011921
申请日：2006-09-29
申请人： 파나소닉 주식회사
发明人： 마츠나가히로키 , 마에지마아키히로 , 가네다진사쿠 , 안도히로시 , 마에다에이사쿠
IPC分类号： H01L21/82 , G09G3/296 , H01L27/04
CPC分类号： H01L27/12 , G09G3/296 , H01L24/06 , H01L24/49 , H01L27/0207 , H01L27/11898 , H01L2224/05554 , H01L2224/06179 , H01L2224/49179 , H01L2924/00014 , H01L2924/13055 , H01L2924/13091 , H01L2924/14 , H01L2924/3011 , H01L2924/00 , H01L2224/45099 , H01L2224/05599
摘要： On a semiconductor chip in a semiconductor integrated circuit, a plurality of circuit cells each of which has a pad are formed along a first chip side of the semiconductor chip. Among the circuit cells, at least one circuit cell positioned in the vicinity of an end portion on the first chip side is arranged to shift stepwise in a direction of being separated from the first chip side as it comes closer to the end portion from the center portion on the first chip side. ® KIPO & WIPO 2009
摘要翻译：在半导体集成电路中的半导体芯片上，沿着半导体芯片的第一芯片侧形成有具有焊盘的多个电路单元。在电路单元中，位于第一芯片侧的端部附近的至少一个电路单元被布置成随着从中心更靠近端部的方向与第一芯片侧分离的方向逐渐地移位第一芯片侧的部分。 ®KIPO＆WIPO 2009

13. 发明公开

KR1020060020662A 최적 와이어 접합 배치를 구비하는 반도체 패키지 有权
标题翻译：具有优化线束定位的半导体封装
公开(公告)号：KR1020060020662A
公开(公告)日：2006-03-06
申请号：KR1020057023529
申请日：2004-06-07
申请人： 엔엑스피 유에스에이, 인코포레이티드
发明人： 웬젤,로버트,제이. , 하퍼,피터,알.
IPC分类号： H01L21/60
CPC分类号： H01L24/06 , H01L23/49811 , H01L23/49816 , H01L23/49827 , H01L23/50 , H01L23/66 , H01L24/05 , H01L24/45 , H01L24/48 , H01L24/49 , H01L2223/6611 , H01L2223/6616 , H01L2224/0401 , H01L2224/04042 , H01L2224/05001 , H01L2224/05082 , H01L2224/05554 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/06136 , H01L2224/0616 , H01L2224/06163 , H01L2224/32145 , H01L2224/45015 , H01L2224/45124 , H01L2224/45144 , H01L2224/45147 , H01L2224/45155 , H01L2224/4554 , H01L2224/4809 , H01L2224/48091 , H01L2224/48092 , H01L2224/48095 , H01L2224/4813 , H01L2224/48137 , H01L2224/48145 , H01L2224/48195 , H01L2224/48227 , H01L2224/48229 , H01L2224/48233 , H01L2224/48235 , H01L2224/4824 , H01L2224/48247 , H01L2224/48455 , H01L2224/48465 , H01L2224/48601 , H01L2224/48624 , H01L2224/48644 , H01L2224/48647 , H01L2224/48655 , H01L2224/48701 , H01L2224/48724 , H01L2224/48744 , H01L2224/48747 , H01L2224/48755 , H01L2224/48801 , H01L2224/48824 , H01L2224/48844 , H01L2224/48847 , H01L2224/48855 , H01L2224/4903 , H01L2224/49051 , H01L2224/49052 , H01L2224/49096 , H01L2224/49097 , H01L2224/4912 , H01L2224/4917 , H01L2224/49171 , H01L2224/49174 , H01L2224/49175 , H01L2224/49179 , H01L2224/49431 , H01L2224/854 , H01L2224/85401 , H01L2224/85424 , H01L2224/85444 , H01L2224/85447 , H01L2224/85455 , H01L2924/01013 , H01L2924/01015 , H01L2924/01027 , H01L2924/01028 , H01L2924/01029 , H01L2924/01047 , H01L2924/01079 , H01L2924/014 , H01L2924/15153 , H01L2924/15165 , H01L2924/15311 , H01L2924/15313 , H01L2924/1532 , H01L2924/181 , H01L2924/19107 , H01L2924/30107 , H01L2924/3011 , H01L2924/00014 , H01L2924/00 , H01L2924/00012 , H01L2924/013 , H01L2924/00013
摘要： Closely-spaced bonding wires may be used in a variety of different packaging applications to achieve improved electrical performance. In one embodiment, two adjacent bonding wires within a wire grouping are closely-spaced if a separation distance D between the two adjacent wires is met for at least 50 percent of the length of the shorter of the two adjacent wires. In one embodiment, the separation distance D is at most two times a diameter of the wire having the larger diameter of the two adjacent wires. In another embodiment, the separation distance D is at most three times a wire-to-wire pitch between the two adjacent wires. Each wire grouping may include two of more closely-spaced wires. Wire groupings of closely-spaced bonding wires may be used to form, for example, power-signal-ground triplets, signal-ground pairs, signal-power pairs, or differential signal pairs or triplets.
摘要翻译：紧密间隔的接合线可用于各种不同的包装应用中，以实现改进的电气性能。在一个实施例中，如果两条相邻导线之间的间隔距离D达到两条相邻导线中较短的长度的至少50％，则导线组内的两个相邻接合线是紧密间隔的。在一个实施例中，分离距离D为具有两个相邻线的较大直径的线的直径的至多两倍。在另一个实施例中，分离距离D至少为两条相邻线之间的线对线间距的三倍。每个线分组可以包括两个更紧密间隔的导线。紧密间隔的接合线的电线组可以用于形成例如功率 - 信号 - 接地三联体，信号 - 接地对，信号 - 功率对或差分信号对或三元组。

14. 发明公开

KR1020050001415A 반도체 장치 및 그 제조 방법 无效
标题翻译：半导体器件及其制造方法，用于防止密封半导体封装中短路的金线
公开(公告)号：KR1020050001415A
公开(公告)日：2005-01-06
申请号：KR1020040047596
申请日：2004-06-24
申请人： 가부시끼가이샤 르네사스 테크놀로지
发明人： 퀸지캉 , 다까따야스끼 , 호리베히로시 , 아가후미아끼 , 히구찌노리아끼 , 스즈끼야스히또
IPC分类号： H01L23/48
CPC分类号： H01L24/06 , H01L21/565 , H01L23/49838 , H01L23/50 , H01L24/45 , H01L24/48 , H01L24/49 , H01L2224/05553 , H01L2224/05554 , H01L2224/05599 , H01L2224/32225 , H01L2224/45015 , H01L2224/45144 , H01L2224/48091 , H01L2224/48599 , H01L2224/4912 , H01L2224/49171 , H01L2224/49179 , H01L2224/4943 , H01L2224/85399 , H01L2924/00014 , H01L2924/00
摘要： PURPOSE: A semiconductor device is provided to prevent gold wires from being short-circuited in sealing a semiconductor package by making an interval of electrodes in a portion having much flow of gold wire larger than an interval of peripheral electrodes by a predetermined value. CONSTITUTION: A semiconductor chip has a plurality of electrodes. The semiconductor chip is mounted on a mounting part. One end of a plurality of outer electrode terminals is disposed to confront the semiconductor chip and the other end of the outer electrode terminals is connected to the outside. The electrode and the one end of the outer electrode terminals are connected by a plurality of connection wires. The semiconductor chip, the mounting part, the one end of the outer electrode terminals and the connection wires are resin-sealed to form a sealing member of a rectangular type. In at least one of the corner portion of the semiconductor chip, the corner portion of the sealing member and a portion in which an interval of adjacent connection wires is larger than that of the periphery, one electrode and another electrode adjacent to the corresponding electrode are disposed in the following manner. The interval between a connection wire that is connected to the one electrode and is moved by the flow of resin in the resin-sealing process and a connection wire that is connected to the another electrode and is adjacent to the connection wire after the corresponding movement becomes substantially the same as the diameter of the connection wire.
摘要翻译：目的：提供一种半导体器件，用于通过使具有大于外围电极间隔的金线流量大的部分中的电极间隔达预定值来防止金线密封半导体封装中的金线。构成：半导体芯片具有多个电极。半导体芯片安装在安装部件上。多个外部电极端子的一端设置成面对半导体芯片，并且外部电极端子的另一端连接到外部。电极和外电极端子的一端通过多根连接线连接。半导体芯片，安装部分，外部电极端子的一端和连接线被树脂密封以形成矩形密封件。在半导体芯片的角部中的至少一个中，密封构件的角部和相邻的连接线的间隔大于周边的部分，一个电极和与相应的电极相邻的另一个电极为以下列方式处理。在树脂密封处理中连接到一个电极并被树脂流动的连接线之间的间隔和在相应的运动之后连接到另一个电极并且与连接线相邻的连接线将成为基本上与连接线的直径相同。

15. 发明授权

KR100257912B1 수지 밀봉형 반도체 장치 失效
标题翻译：树脂密封型半导体器件
公开(公告)号：KR100257912B1
公开(公告)日：2000-06-01
申请号：KR1019960069232
申请日：1996-12-20
申请人： 닛뽕덴끼 가부시끼가이샤
发明人： 이나바다께히또
IPC分类号： H01L23/02
CPC分类号： H01L24/85 , H01L21/565 , H01L23/49503 , H01L23/49541 , H01L24/05 , H01L24/06 , H01L24/48 , H01L24/49 , H01L24/73 , H01L2224/04042 , H01L2224/05554 , H01L2224/05556 , H01L2224/05599 , H01L2224/32245 , H01L2224/48091 , H01L2224/48095 , H01L2224/48247 , H01L2224/48463 , H01L2224/48465 , H01L2224/49171 , H01L2224/49173 , H01L2224/49179 , H01L2224/73265 , H01L2224/85447 , H01L2224/92 , H01L2224/92247 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01039 , H01L2924/01047 , H01L2924/01074 , H01L2924/181 , H01L2224/78 , H01L2224/45099 , H01L2924/00 , H01L2924/00012
摘要： (a) 아일랜드 영역과 복수의 내부 리드로 형성되는 리드 프레임과, 상기 내부 리드의 선단은 칩의 평면에 수직하게 봤을 때 캐비티를 형성하며, 상기 아일랜드 영역은 상기 캐비티내에 위치하며, (b) 복수의 전극을 가지며 상기 리드 프레임의 상기 아일랜드 영역상에 장착된 칩과, (c) 상기 칩의 상기 전극을 내부 리드에 연결하는 와이어를 포함하는, 수지 밀봉형 반도체 장치에 있어서, 캐비티는 칩의 각 측부와 각을 형성하는 세그먼트를 갖는 둘레를 가져, 칩의 대각선에서 코너부에 장착된 전극에 연결될 내부 리드의 선단이 상기 칩의 상기 아일랜드 영역에 가장 근접하게 배치되며, 상기 대각선에 수직한 상기 칩의 대각선 상의 일코너부에 장착된 전극 중 하나에 연결될 내부 리드의 선단이 상기 칩의 상기 아일랜드 영역으로부터 가장 멀게 배치되는 것을 특징으로 하는 수지 밀봉형 반도체 장치를 제공하는 것이다. 본 발명은, 상부 및 하부금형에 의해 형성된 공간으로 용융수지를 주입하여 반도체 장치를 밀봉하는 단계에서, 용융수지로부터 가장 큰 힘을 받는 와이어를 짧게하는 것이 가능하다. 따라서, 상기한 단계에서, 인접 와이어 사이에서 발생하는 단락을 방지하는 것이 가능하며, 이에 의해 고수율 및 고신뢰성을 갖는 수지 밀봉형 반도체 장치를 제공하는 것이다.
摘要翻译：提供了一种用树脂密封在其周围的半导体器件，包括（a）形成有岛状区域的引线框架和多个内部引线，内部引线的末端限定垂直于芯片的平面观察的空腔，岛状区域位于空腔中，（b）安装在引线框架的岛状区域上并且在其上具有多个电极的芯片，（c）用于将芯片的电极连接到内部引线的导线。空腔被限定为使得用于将内部引线连接到位于芯片的对角线D1上的拐角处的电极的电线的长度最短，并且用于连接位于垂直于对角线的对角线D2上的拐角处的电极之一的电线线D1长度最长。本发明可以在将熔融树脂引入由上下模具限定的空间并将半导体器件封装在其中的步骤中缩短从熔融树脂获得最大冲击的电线。因此，能够防止上述工序中的相邻配线之间的短路，从而提供高产率，高可靠性的树脂密封型半导体装置。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式