会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 14. 发明公开
    • 대용량 비동기 송수신기 정합(G-TAXI) 수신 장치
    • 质量异步接收器 - 发送器匹配(G-TAXI)接收装置
    • KR1019960018914A
    • 1996-06-17
    • KR1019940028774
    • 1994-11-03
    • 한국전자통신연구원주식회사 케이티
    • 백정훈김종원최준균
    • H04L7/04
    • 본 발명은 통신망, 대형컴퓨터의 내부버스 및 교환 시스템의 모듈간 통신등에 적용되어 초당 기가비트의 전송 속도를 수용하면서 동시에 다양한 오류 검출 기능을 제공자는 대용량 비동기 송수신기 정합 수신 장치에 관한 것으로, 프레임 동기 신호 뿐만 아니라 발생 가능한 상태 신호값을 모두 조사하여 프레임 동기와 다양한 오류 검출 기능을 제공함으로서 신뢰성 있는 G-TAXI수신 장치를 제공하기 위하여, G-TAXI 수신부(16)로 부터 데이타와 제1클럭은 입력받아 지연시킨 후에 선입선출부(14)로 출력하는 데이타 지연 수단(31); 및 상기 G-TAXI수신부(16)로부터 상기 제1클럭과 상태 신호를 입력받아 상기 데이타를 쓰기 위한 신호인 쓰기 신호(WEN)와 제2클럭을 발생하여 상기 선입선출부(14)로 출력하고, 장애 신호를 발생하여 운용/유지보수 블럭으로 출력하는 제어 수단(32)을 구비하여 대용량의 다양한 시스템에 적용되어 기가비트급 통신망의 신뢰성을 확보할 수 있는 효과가 있다.
    • 17. 发明授权
    • 이중링 구조하의 모듈통신을 위한 송수신 장치
    • 收发器用于双环结构下的模块通信
    • KR1019960002687B1
    • 1996-02-24
    • KR1019930021318
    • 1993-10-14
    • 한국전자통신연구원주식회사 케이티
    • 김종원박찬최준균
    • H04L12/28
    • a transmitting unit for receiving a system clock and a reset signal to provide four-divided clock of the system clock to a receiving part, for inputting a self cell starting signal and a 8-bit unit of self cell input data to be synchronous to a self cell clock, for receiving an alternate cell starting signal and 32-bit unit of alternate cell input data, for checking whether the input data is transmitted to any of first and second rings and transmitting a transmitting data starting signal and the 32 bit unit of transmitting data and transmitting data writing signal to the checked ring; and a receiving unit for receiving the system clock, the reset signal and the four-divided clock from the transmitting unit, for providing an alternate cell write signal, an alternate cell starting signal synchronous to the four-divided clock and 32-bit unit of alternate cell input data to the transmitting unit, for reading the received data synchronous to the four-divided clock to check the destination place of the read data, and if the destination place is the same as a module acknowledge number, for extracting 8-bit unit of extracting data, but if different, for transmitting the 32-bit unit of alternate cell input data to the transmitting unit
    • 发送单元,用于接收系统时钟和复位信号,以将系统时钟的四分频时钟提供给接收部分,用于输入自细胞起始信号和8位单元的自身单元输入数据以与 用于接收替代小区启动信号和32位单元的备用小区输入数据,用于检查输入数据是否被发送到第一和第二环中的任何一个,并且发送发送数据起始信号和32位单位 发送数据并将数据写入信号发送到检查环; 以及接收单元,用于从发送单元接收系统时钟,复位信号和四分频时钟,用于提供替代单元写信号,与四分时钟和32位单位同步的替代单元起始信号 替代单元输入数据发送到发送单元,用于读取与四分频时钟同步的接收数据,以检查读取数据的目的地,并且如果目的地地点与模块确认号码相同,则提取8位 提取数据的单位,但是如果不同,则用于将32位单元的替代单元输入数据发送到发送单元
    • 18. 发明授权
    • 에이.티.엠 셀 어셈블러와 32-비트 단위 통신모듈과의 인터페이스 장치
    • 自动柜员机组装接口和32位单元通信接口
    • KR1019960001058B1
    • 1996-01-17
    • KR1019930019083
    • 1993-09-20
    • 한국전자통신연구원주식회사 케이티
    • 김종원박찬최준균
    • H04L12/00
    • a pre-input/output buffer operated by the 9 bit for a connection between an ATM cell assembly and a module, the ATM cell assembly being used for performing an operation process of the bit unit; an ATM cell read signal generator for outputting a signal for reading an ATM cell to the pre-input/output buffer under provision with an output value from the counter; a unit converter for outputting a 32-bit data write signal, a unit conversion output signal, and a 32-bit output signal through inputs of the programmable almost empty signal from the pre-input/output buffer and the ATM cell read signal from the ATM cell read signal generator; first to fourth D flip-flops for outputting output data by 8 bit through inputs of the unit conversion output signal and the reset signal; a fifth D flip-flop for outputting data of 32 bit through inputs of the output data of 32 bit and the reset signal from outside; and a sixth flip-flop for outputting a start signal of 32 bit under input of an ATM cell output start signal from the pre-input/output buffer.
    • 用于ATM信元组件和模块之间的连接的由9位操作的预输入/输出缓冲器,ATM信元组件用于执行位单元的操作处理; 一个ATM信元读取信号发生器,用于从计数器输出一个输出值,将一个用于读取ATM信元的信号输出到预输入/输出缓冲器; 一个单元转换器,用于通过来自预输入/输出缓冲器的可编程几乎空白的信号的输入和来自该输入/输出缓冲器的ATM信元读出信号输出32位数据写入信号,单位转换输出信号和32位输出信号 ATM信元读信号发生器; 第一至第四D触发器,用于通过单位转换输出信号和复位信号的输入将输出数据输出8位; 第五D触发器,用于通过32位输出数据的输入和来自外部的复位信号输出32位数据; 以及第六触发器,用于在来自预输入/输出缓冲器的ATM单元输出开始信号的输入下输出32位的起始信号。
    • 20. 发明公开
    • 이중링구조의모듈통신을위한오류복구장치
    • KR1019950010421A
    • 1995-04-28
    • KR1019930019080
    • 1993-09-20
    • 한국전자통신연구원주식회사 케이티
    • 박찬김종원백정훈최준균
    • H04L12/437
    • 본 발명은 국제 표준 기구인 CCITT에서 권고한 광대역종합전보통신망의 사용자-망 인터페이스 규격에 준하는 이중링 구조의 모듈통신을 위한 오류복구장치에 관한 것으로, 모듈내의 루프 백 경로와 전송매체에 의한 물리적 경로로 부터의 데이타를 다중화하는 다중화수단(1), 상기 다중화 수단(1)으로부터의 다중화된 데이타 정보를 저장하고 오류 복구신호를 입력받아 출력데이타를 출력하는 버퍼(4), 인접모듈 상태신호와 반향링 상태신호 및 송신신호를 입력받고 상기 버퍼(4)의 출력신호를 입력받으며 외부로부터의 전송클럭을 인가하여 오류 발생을 감지한 후 상기 다중화 수단(1)으로 루프백신호를 출력하고 외부로 우회신호를 출력하여 복구를 수행하는 오류복구 수단(2), 모듈 식별 번호를 입력받고 시스템 클럭 및 루프백 데이타를 입력받아 전송하 는 데이타중 개비지를 식별하여 소거하기 위한 개비지 소거수단(3), 및 상기 개비지 소거수단(3)에 연결되어 개비지 소거된 전송신호를 입력받아 상기 다중화 수단(1)으로 태킹 데이타를 출력하는 루프백 모듈 식별 번호 태깅수단(5)을 구비하는 것을 특징으로 한다.