专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明授权

KR100564617B1 금속 샐리사이드막의 형성방법 및 그 방법을 사용한반도체 장치의 제조방법 有权
标题翻译：金属硅化物层的成型方法和使用该成型方法的半导体器件的制造方法
公开(公告)号：KR100564617B1
公开(公告)日：2006-03-28
申请号：KR1020040014958
申请日：2004-03-05
申请人： 삼성전자주식회사
发明人： 윤종호 , 최길현 , 정성희 , 정석우 , 김현수 , 손웅희
IPC分类号： H01L21/24
CPC分类号： H01L21/28518 , H01L21/28052 , H01L29/665
摘要： 반도체 장치의 금속 샐리사이드막 특히 코발트 샐리사이드막 형성방법에 대하여 개시한다. 본 발명의 일 실시예에 따른 코발트 샐리사이드막 형성방법은 먼저 실리콘 표면이 노출되어 있는 반도체 장치 상에 물리기상증착법으로 증착된 PVD 코발트막과 화학기상증착법으로 증착된 CVD 코발트막으로 구성된 이중 코발트막을 형성한다. PVD 코발트막과 CVD 코발트막은 인-시츄로 형성하는 것이 바람직하다. 그리고, CVD 코발트막 상에 캡핑막을 형성한다. 계속해서, 실리콘 표면에서 이중 코발트막이 반응을 일으켜서 CoSi막을 형성하도록 1차로 열처리한 다음, 반응하지 않은 이중 코발트막과 캡핑막을 금속 식각액을 사용하여 제거한다. 그리고, CoSi막이 CoSi
2 막으로 전이되도록 2차 열처리 공정을 실시하면, 이중 코발트 샐리사이드막이 형성된다.
반도체, 샐리사이드, 코발트, 덩어리화(agglomeration), 접합누설전류

92. 发明授权

KR100540477B1 반도체 소자의 게이트 전극 형성방법 失效
公开(公告)号：KR100540477B1
公开(公告)日：2006-03-17
申请号：KR1019980025271
申请日：1998-06-30
申请人： 에스케이하이닉스 주식회사
发明人： 김현수 , 박창서
IPC分类号： H01L21/24
CPC分类号： H01L29/665
摘要： 본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자의 게이트 전극 형성방법에 관한 것이며, 이상 산화 현상을 유발하는 재산화 공정을 생략할 수 있는 반도체 소자의 게이트 전극 형성방법을 제공하는데 그 목적이 있다. 본 발명은 폴리실리콘/실리사이드 구조 또는 폴리실리콘/금속 구조의 게이트 전극 형성시, 게이트 패터닝후, 마스크 없이 산화막에 대한 폴리실리콘막의 식각선택비가 큰 습식 및 건식 식각 공정을 진행하여 게이트 패터닝시 손상된 게이트 산화막이 게이트 산화막으로 작용하지 않도록 하여 재산화 공정을 생략하도록 하는 기술이다.

93. 发明授权

KR100560793B1 반도체 소자 형성 방법 有权
标题翻译：半导体器件形成方法
公开(公告)号：KR100560793B1
公开(公告)日：2006-03-13
申请号：KR1020040029123
申请日：2004-04-27
申请人： 삼성에스디아이 주식회사
发明人： 양태훈
IPC分类号： H01L21/24
摘要： 본 발명은 탈수소 처리된 비정질 실리콘층에 채널 형성을 위한 불순물 이온 주입 공정시 비정질 실리콘층으로 침투 확산한 수소의 제거와 상기 이온 주입 공정시 이용되는 플라즈마에 의한 비정질 실리콘층 표면의 손상을 회복시키기 위해 탈수소 공정을 다시 한번 더 실행한 후 결정화 공정을 진행하여 박막트랜지스터의 반도체층을 형성하는 반도체 소자 형성 방법에 관한 것이다.
본 발명의 반도체 소자 형성 방법은 소정의 소자가 형성된 기판상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층이 형성된 기판을 제1탈수소 처리하는 단계; 상기 제1탈수소 처리된 비정질 실리콘층에 불순물을 도핑하는 단계; 상기 불순물이 도핑된 비정질 실리콘층이 형성된 기판을 제2탈수소 처리하는 단계 및 상기 비정질 실리콘층을 결정화하는 단계를 포함하여 이루어진 반도체 소자 형성 방법에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자 형성 방법은 형성된 비정질 실리콘층에 채널을 형성하기 위한 이온 주입 공정은 수소 분위기에서 실행하는 이온 샤워 도핑에 의해 비정질 실리콘층 내부로 불순물 이온 주입 뿐만 아니라, 수소까지도 주입시키는 문제점이 있을 뿐만 아니라 플라즈마에 의해 비정질 실리콘층의 표면이 손상을 입는 문제점이 발생하는데 두 번째의 탈수소화 공정으로 이러한 문제점을 해결할 수 있는 효과가 있다.
탈수소, 반도체층, 결정화,이온샤워 이온주입
摘要翻译：本发明是通过除去渗透扩散氢的杂质离子在脱氢非晶硅层植入通道形成期间来恢复非晶硅层表面的损伤是与被在离子注入过程中使用的等离子体的无定形硅层本发明涉及一种通过再次执行脱氢过程并进行结晶过程来形成薄膜晶体管的半导体元件的方法。

94. 发明授权

KR100559572B1 살리사이드를 갖는 반도체 소자 제조 방법 有权
标题翻译：用于制造具有自对准硅化物的半导体装置
公开(公告)号：KR100559572B1
公开(公告)日：2006-03-10
申请号：KR1020030060925
申请日：2003-09-01
申请人： 동부일렉트로닉스 주식회사
发明人： 김재희
IPC分类号： H01L21/24
CPC分类号： H01L29/665 , H01L29/6656 , H01L29/7833
摘要： 본 발명은 살리사이드 억제층 형성에 기인하는 반도체 소자의 제품 신뢰도 저하를 방지할 수 있도록 한다는 것으로, 이를 위하여 본 발명은, 식각 공정을 통해 게이트 전극의 측벽 스페이서를 형성한 후에 다른 식각 공정을 통해 넌 살리사이드 영역에 살리사이드 억제층을 형성하는 종래 방법과는 달리, 산화막 또는 질화막의 살리사이드 억제 물질과 질화막 또는 산화막의 측벽 스페이스 물질을 순차 형성하거나 혹은 질화막의 측벽 스페이서 물질을 형성한 후에 한번의 식각 공정으로 살리사이드 억제층과 측벽 스페이서를 동시에 형성함으로써, 살리사이드 억제층의 형성을 위한 식각 공정시에 스페이서 쪽에서 언더컷이 발생하거나 혹은 반도체 기판의 표면이 손상되는 것을 효과적으로 방지할 수 있는 것이다.
摘要翻译：通过蚀刻工艺，以使本发明您通过本发明的另一蚀刻工艺，在形成栅电极的侧壁间隔物之后，它应该以防止半导体元件的产品的可靠性恶化，由于自对准硅化物的形式阻挡层水杨酸盐以其它方式从形成侧阻挡层，氧化膜或氮化膜自对准硅化物抑制物质和氮化物膜或一次顺序地形成氧化膜的侧壁空间的材料，或者形成的氮化物膜的侧壁间隔物材料之后蚀刻的常规方法提高侧部区域过程是，以形成通过侧阻挡层，并在同一时间内侧壁间隔凸起，凸起侧隔板底切过程中侧抑制层的形成在蚀刻过程中发生，或有效地防止对半导体基板的表面的损伤。

95. 发明授权

KR100550345B1 반도체 장치의 실리사이드막 형성방법 失效
标题翻译：用于形成半导体器件的硅化物膜的方法
公开(公告)号：KR100550345B1
公开(公告)日：2006-02-08
申请号：KR1020040080805
申请日：2004-10-11
申请人： 삼성전자주식회사
发明人： 정석우 , 최길현 , 윤종호 , 김현수 , 정은지
IPC分类号： H01L21/24
摘要： 반도체 장치의 실리사이드막 제조 방법에 관한 것으로서. 먼저 제1 실리사이드막을 형성한다. 그리고 상기 제1 실리사이드막 중에서 단락된 부분이 있을 경우, 상기 단락된 부분에 금속물질을 선택적 증착하여 상기 금속물질에 의해 전기적으로 연결된 제2 실리사이드막을 형성하는데 있다. 상술한 방법은 80nm이하의 디자인 룰을 갖는 반도체 게이트 전극 상에 단락된 부분을 포함하지 않는 실리사이드막을 형성할 수 있을 뿐만 아니라, 단락된 부분을 연결하는 공정에서 추가 열처리 공정을 수행하지 않아도 되기 때문에 트랜지스터의 특성열화를 방지할 수 있다.
摘要翻译：涉及一种制造半导体器件的硅化物膜的方法。首先，形成第一硅化物膜。当在第一硅化物膜中存在短路部分时，通过在短路部分上选择性地沉积金属材料来形成由金属材料电连接的第二硅化物膜。晶体管中，由于无需在可实现能够形成硅化物膜不含有局部短路到半导体栅电极具有小于80nm的设计规则的过程中附加的热处理步骤中的上述方法，连接短路部可以防止半导体器件的特性劣化。

96. 发明授权

KR100546059B1 반도체 제조 방법 失效
标题翻译：半导体制造方法
公开(公告)号：KR100546059B1
公开(公告)日：2006-01-26
申请号：KR1020040055848
申请日：2004-07-19
申请人： 동부일렉트로닉스 주식회사
发明人： 강성원
IPC分类号： H01L21/336 , H01L21/24
摘要： 본 발명은 반도체 제조 방법에 관한 것이다. 본 발명에 따르면 필드 산화막에 의해 소자 분리 영역이 형성된 반도체 기판 상부에 게이트 산화막과 게이트 도전막을 증착하고 패터닝하여 게이트 전극을 형성하는 단계 게이트 전극의 양측에 측벽 스페이서를 형성하는 단계 반도체 기판의 전면에 니켈막을 형성하는 단계 니켈막의 내부에 수소 이온을 주입하는 단계 및 내부에 수소 이온이 주입된 니켈막을 열처리하여 니켈 실리사이드를 형성하는 단계 를 포함하는 반도체 소자의 제조 방법을 제공할 수 있다.
실리사이드, 수소 이온, 반도체

97. 发明公开

KR1020060006537A 반도체 소자 제조 방법 无效
公开(公告)号：KR1020060006537A
公开(公告)日：2006-01-19
申请号：KR1020040055616
申请日：2004-07-16
申请人： 삼성전자주식회사
发明人： 김민주 , 구자흠 , 한성기 , 선민철 , 노관종
IPC分类号： H01L21/336 , H01L21/24
摘要： 게이트 전체에 금속 실리사이드가 형성되도록 하는 반도체 소자 제조 방법이 제공된다. 반도체 소자 제조 방법은 (a) 반도체 기판 내에 형성된 소오스/드레인 영역을 차폐하고 게이트 전극의 상면을 노출시키는 단계와, (b) 노출된 게이트 전극 상면에 Ni 또는 Ni 합금을 도포하고, 게이트 전극을 300℃ 내지 500℃에서 가열하여 게이트 전극을 1차 상변화시키는 단계 및 (c) 게이트 전극의 1차 상변화가 완료된 기판을 (b) 단계의 온도보다 높은 온도에서 가열하여 게이트 전극을 2차 상변화시켜 완전 실리사이드화된 게이트 전극을 형성하는 단계를 포함한다.
실리사이드, 금속 게이트, 니켈

98. 发明授权

KR100539157B1 반도체 소자의 제조 방법 有权
公开(公告)号：KR100539157B1
公开(公告)日：2005-12-26
申请号：KR1020030049426
申请日：2003-07-18
申请人： 매그나칩 반도체 유한회사
发明人： 김의식
IPC分类号： H01L21/24
CPC分类号： H01L29/665 , H01L21/265 , H01L21/28518 , H01L21/823425 , H01L21/823443 , H01L29/78
摘要： 본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 1차 RTP 공정에 의해 코발트 모노 실리사이드막을 형성한 후 도우너나 억셉터로 작용하지 않는 이온을 저에너지 및 저도우즈로 이온 주입하여 비정질화시키고 2차 RTP 공정에 의해 코발트 실리사이드막을 형성함으로써 접합 영역의 도펀트의 외부 확산에 의한 손실을 방지할 수 있는 반도체 소자의 제조 방법이 제시된다.

99. 发明授权

KR100538806B1 에피택셜 Ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법 失效
标题翻译：在外延C49上具有硅化钛膜的半导体器件及其制造方法
公开(公告)号：KR100538806B1
公开(公告)日：2005-12-26
申请号：KR1020030011101
申请日：2003-02-21
申请人： 에스케이하이닉스 주식회사
发明人： 이문근 , 이태권 , 양준모 , 박태수 , 이윤직
IPC分类号： H01L21/24
CPC分类号： H01L21/28518 , H01L21/76843 , H01L21/76867 , H01L29/41783 , H01L29/456 , H01L29/6659 , H01L2924/0002 , H01L2924/00
摘要： 고온의 후속 열공정에서 상변화가 발생하지 않는 정도의 낮은 계면 에너지를 갖는 에피택셜 성장된 C49-TiSi
2 막을 실리콘 상에 적용하므로써, TiSi
2 막의 응집 및 그루빙 현상을 방지하여 실리콘층과 금속층의 콘택 저항 및 누설전류를 감소시키는데 적합한 반도체소자 및 그 제조 방법이 개시되어 있다. 본 발명에 따른 에피택셜 성장된 C49-TiSi
2 막은 살리사이드 공정, 콘택 공정 등에 응용 가능하며, 그 형성방법으로 물리기상증착법, 화학기상증착법, 원자층증착법 등이 가능하다.

100. 发明公开

KR1020050117138A 이중금속층을 이용한 샐리사이드 공정 및 이를 사용하여반도체 소자를 제조하는 방법 失效
标题翻译：使用双金属层的浸渍工艺和使用其制造半导体器件的方法
公开(公告)号：KR1020050117138A
公开(公告)日：2005-12-14
申请号：KR1020040042354
申请日：2004-06-09
申请人： 삼성전자주식회사
发明人： 노관종 , 선민철 , 구자흠 , 정석우 , 김민주 , 한성기
IPC分类号： H01L21/24
CPC分类号： H01L21/28052 , H01L21/28518 , H01L29/4933 , H01L29/665 , H01L29/66545
摘要： 이중금속층을 이용한 샐리사이드 공정 및 이를 사용하여 반도체 소자를 제조하는 방법이 제공된다. 상기 샐리사이드 공정은 실리콘을 함유하는 반도체기판 상에 주금속막(main metal layer)을 형성하는 것을 포함한다. 상기 주금속막 상에 적어도 한 종류의 합금원소(at least one species of alloy element)를 함유하는 주금속 합금막(main metal alloy layer)을 형성한다. 상기 주금속막 및 주금속 합금막을 갖는 반도체기판을 열처리하여 주금속 합금 실리사이드막을 형성한다. 바람직한 실시예에 의하면, 상기 주금속막은 니켈막이고, 상기 주금속 합금막은 니켈 탄탈륨 합금막으로 형성할 수 있다. 이 경우에, 개선된 열적 안정성 및 전기적 특성을 갖는 니켈 탄탈륨 실리사이드막을 형성할 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式