专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明公开

KR1020060031429A 반도체 기억 소자 및 그 제조방법 有权
标题翻译：半导体存储器件及其制造方法
公开(公告)号：KR1020060031429A
公开(公告)日：2006-04-12
申请号：KR1020040080460
申请日：2004-10-08
申请人： 삼성전자주식회사
发明人： 구두훈 , 조한구 , 문주태 , 우상균 , 백경윤 , 여기성
IPC分类号： H01L27/10
CPC分类号： H01L27/10814 , H01L27/0207 , H01L27/10882 , H01L27/11502
摘要： 반도체 기억 소자 및 그 제조방법이 제공된다. 이 소자는 장축 및 단축을 가지는 막대형 제 1 및 제 2 활성영역들을 포함한다. 상기 제 1 활성영역들과 상기 제 2 활성영역들은 각각 단축 방향으로 일정 간격 이격되어 배열된다. 상기 제 2 활성영역들은 상기 제 1 활성영역들로 부터 장축방향으로 일정 간격 이격되어 배치되고 단축방향으로 상기 제 1 활성영역들에 대해 1/2 피치 이동하여 배치된다. 기존의 사선형 6F2 셀 구조와 달리 수평축 및 수직축 방향의 막대형 6F2 셀 구조를 가지기 때문에 레티클 제작시 세그먼트 분할에 따른 드로잉 시간에 비해 드로잉 시간을 현저히 감소시킬 수 있다.

92. 发明授权

KR100564578B1 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드형성방법 失效
标题翻译：非垂直半导体存储器件自对准接触焊盘的成形方法
公开(公告)号：KR100564578B1
公开(公告)日：2006-03-28
申请号：KR1020030067433
申请日：2003-09-29
申请人： 삼성전자주식회사
发明人： 이은미 , 구두훈 , 이중현 , 여기성
IPC分类号： H01L21/28
CPC分类号： H01L21/76897 , H01L23/485 , H01L2924/0002 , H01L2924/00
摘要： 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드 형성방법에 대하여 개시한다. 본 발명에 따른 SAC 패드 형성방법은 대각선형 또는 분리형 활성 영역을 가지는 비직교형 반도체 소자에 적용된다. 본 발명의 일 실시예에 따르면, 먼저 대각선형 활성 영역을 가지는 반도체 기판 상에 열방향으로 신장된 다수의 게이트 라인 구조물을 형성하고, 그 결과물 상에 게이트 라인 구조물을 덮는 층간 절연막을 형성한다. 계속해서, 층간 절연막 상에 포토레지스트막을 형성한 다음, 바아 타입, 웨이브 타입 또는 리버스 액티브 타입의 패턴을 가진 포토마스크를 사용하여 노광 및 현상함으로써 포토레지스트막 패턴을 형성한다. 그리고, 포토레지스트막 패턴을 식각 마스크로 사용하여 층간 절연막을 식각함으로써 소오스/드레인 영역을 노출시키는 콘택 홀을 형성한 뒤에 콘택 홀을 도전 물질로 채움으로써 콘택 패드를 형성한다.
반도체, 메모리, 대각선형 활성 영역, 분리형 활성 영역, SAC

93. 发明公开

KR1020060016632A 반도체 소자의 정렬키 失效
标题翻译：半导体器件的对准键
公开(公告)号：KR1020060016632A
公开(公告)日：2006-02-22
申请号：KR1020040065145
申请日：2004-08-18
申请人： 삼성전자주식회사
发明人： 이두열 , 여기성 , 우상균
IPC分类号： H01L21/027
CPC分类号： G03F9/7076 , H01L23/544 , H01L2223/54426
摘要： 반도체 소자의 정렬키를 제공한다. 이 정렬키는 일변의 폭이 대향하는 변의 폭보다 넓은 사다리꼴의 트렌치 패턴 및 메사 패턴이 번갈아 반복적으로 배열되어 이루어지되, 상기 트렌치 패턴의 장변과 상기 메사 패턴의 단변이 이웃하여 배열된다. 상기 트렌치 패턴 및 상기 메사 패턴의 배열은 박스 형상을 이룰 수 있다. 또한, 상기 트렌치 패턴 및 상기 메사 패턴의 배열과 인접하여 이들의 배열과 면대칭인 배열이 위치할 수도 있다.

94. 发明公开

KR1020050116281A 패턴 형성 방법 有权
标题翻译：形成图案的方法
公开(公告)号：KR1020050116281A
公开(公告)日：2005-12-12
申请号：KR1020040041436
申请日：2004-06-07
申请人： 삼성전자주식회사
发明人： 고차원 , 우상균 , 여기성 , 정명호
IPC分类号： H01L21/027
CPC分类号： G03F7/11 , G03F7/0752 , G03F7/40 , H01L21/0271 , H01L21/0337 , H01L21/31138 , H01L21/31144 , G03F7/2022
摘要： 패턴 형성 방법을 제공한다. 이 방법은 하부층이 형성된 기판 상에 제 1 유기 폴리머막(first organic polymer layer)을 형성하고, 상기 제 1 유기 폴리머막 상에 상기 제 1 유기 폴리머막이 노출된 오프닝을 가지는 제 2 유기 폴리머막(second organic polymer layer)을 형성하는 것을 포함한다. 상기 제 2 유기 폴리머막은 감광성 유기막으로 형성할 수 있다. 상기 오프닝을 덮는 실리콘 함유 폴리머막(silicon containing polymer layer)을 형성한다. 이 때, 상기 실리콘 함유 폴리머막은 상기 제 2 유기 폴리머막보다 얇은 두께로 도포할 수도 있고, 두꺼운 실리콘 함유 폴리머막을 도포한 후 에치백할 수도 있다. 산소 플라즈마를 이용하여 상기 실리콘 함유 폴리머막을 산화시킴과 동시에 상기 제 2 유기 폴리머막 및 상기 제 1 유기 폴리머막을 이방성 에슁한다. 상기 실리콘 함유 폴리머막 및 상기 제 1 유기 폴리머막을 식각마스크로 사용하여 상기 하부층을 식각하여 패턴을 형성한다.

95. 发明公开

KR1020050114031A 트랜지스터의 리세스 채널을 위한 트렌치를 형성하는 방법및 이를 위한 레이아웃 失效
标题翻译：用于形成晶体管的通道的方法和布局
公开(公告)号：KR1020050114031A
公开(公告)日：2005-12-05
申请号：KR1020040039224
申请日：2004-05-31
申请人： 삼성전자주식회사
发明人： 구두훈 , 이시형 , 조한구 , 우상균 , 여기성
IPC分类号： H01L21/76
CPC分类号： H01L27/10876 , H01L21/3083 , H01L27/0207
摘要： 트랜지스터의 리세스 채널(recessed channel)을 위한 트렌치를 형성하는 방법 및 이를 위한 레이아웃(layout)을 제공한다. 본 발명의 일 관점에 따른 리세스 채널을 위한 레이아웃은 반도체 기판에 상호 간에 사선(diagonal) 방향으로 위치하게 다수 개가 배열되게 활성 영역들 중 적어도 어느 하나의 제1활성 영역을 측방향에서 가로질러 연장되되 제1활성 영역에 대해 사선 방향 위치에 평행한 다른 제2활성 영역을 가로지르게 연장되는 열린 영역(open region)이되, 제2활성 영역에 대해 사선 방향 위치에 평행하고 장축 방향의 끝단이 상호 간에 마주보는 다른 두 제3활성 영역 사이의 소자 분리 영역 부분에 미치지 않게 연장이 끊어지게 설정되고 상호 간에 불연속되게 다수 개가 배열되는 열린 영역들의 배열을 포함한다. 이러한 레이아웃을 이용하여 식각 마스크(etch mask)를 형성하고 이를 이용하여 반도체 기판을 식각하여 활성 영역에 리세스 채널을 위한 트렌치를 형성할 수 있다.

96. 发明授权

KR100486270B1 웨이퍼 상의 임계 선폭을 제어할 수 있는 포토 마스크제조 방법, 이에 의한 포토 마스크 및 이를 이용한 노광방법 有权
标题翻译：用于制造具有控制晶片和光掩模上的临界尺寸的能力的光掩模的方法及其曝光方法
公开(公告)号：KR100486270B1
公开(公告)日：2005-04-29
申请号：KR1020020061046
申请日：2002-10-07
申请人： 삼성전자주식회사
发明人： 박종락 , 최성운 , 여기성 , 장성훈
IPC分类号： H01L21/027
CPC分类号： G02B27/0927 , G02B5/1871 , G02B27/09 , G02B27/0938 , G02B27/46 , G03F1/50 , G03F7/70191
摘要： 웨이퍼 상의 임계 선폭을 제어할 수 있는 포토 마스크 제조 방법, 이에 의한 포토 마스크 및 이를 이용한 노광 방법을 제공한다. 본 발명의 일 관점에 의한 제조 방법은 웨이퍼 상으로 노광 과정을 통해서 전사될 주 패턴이 앞면에 구현된 포토 마스크 기판을 도입하고, 주 패턴에 입사될 광의 조명 세기 분포를 변화시키기 위해서 영역에 따라 다른 패턴 밀도 값들을 가지는 투과율 조절용 패턴들을 포함하여 구성되는 투과율 조절용 패턴 분포층을 포토 마스크 기판 후면 상에 도입한다.

97. 发明公开

KR1020050031209A 레지스트 리플로우 측정 키 및 이를 이용한 반도체 소자의미세 패턴 형성 방법 失效
标题翻译：用于测量反射率的关键和形成半导体器件精细图案的方法
公开(公告)号：KR1020050031209A
公开(公告)日：2005-04-06
申请号：KR1020030067434
申请日：2003-09-29
申请人： 삼성전자주식회사
发明人： 이두열 , 여기성 , 조한구 , 이중현
IPC分类号： H01L21/027
CPC分类号： H01L22/34 , G03F7/40 , H01L21/0273
摘要： A key for measuring the reflow amount of resist and a method of forming a fine pattern of a semiconductor device are provided to improve a throughput by monitoring the flow amount of a resist pattern on a wafer within a short period of time. A first reflow key(100) is arranged around a first center point(C1) on a substrate. The first reflow key includes a plurality of first pattern elements(110-140) which are formed with patterns having different radiuses of curvature of both sides of a first center line(100c). A second reflow key(200) is arranged around a second center point(C2) on the substrate. The second reflow key includes a plurality of second pattern elements(210-240) which are formed with patterns having different radiuses of curvature of both sides of a second center line(200c).
摘要翻译：提供了用于测量抗蚀剂的回流量的键以及形成半导体器件的精细图案的方法，以通过在短时间内监视晶片上的抗蚀剂图案的流量来提高生产率。第一回流键（100）围绕基板上的第一中心点（C1）布置。第一回流键包括形成有第一中心线（100c）的两侧具有不同曲率半径的图案的多个第一图案元件（110-140）。在基板上的第二中心点（C2）周围布置有第二回流键（200）。第二回流键包括形成有第二中心线（200c）的两侧具有不同的曲率半径的图案的多个第二图案元件（210-240）。

98. 发明公开

KR1020050024668A 반도체 소자 제조를 위한 포토마스크 레이아웃 및이로부터 얻어진 포토마스크 无效
标题翻译：用于生产半导体器件的光电隔离器和用于控制易用性的光电子产品
公开(公告)号：KR1020050024668A
公开(公告)日：2005-03-11
申请号：KR1020030060747
申请日：2003-09-01
申请人： 삼성전자주식회사
发明人： 이두열 , 여기성 , 이성우 , 조한구 , 이중현
IPC分类号： H01L21/027
摘要： PURPOSE: A photomask layout used in production of a semiconductor device and a photomask created thereby are provided to improve OCV(On-Chip line width Variation) and pattern fidelity by reducing selectively a grid size. CONSTITUTION: A photomask layout includes a predetermined pattern(12) to print a predetermined shape on a semiconductor substrate. The predetermined pattern includes a plurality of segments(22,24,26). The predetermined pattern includes a first pattern region(12a) having a first OPC grid size unit and a second pattern region(12b) having a second OPC grid size unit smaller than the first OPC grid size unit. Each of the first and second pattern regions is used for forming one segment.
摘要翻译：目的：提供用于生产半导体器件的光掩模布局和由此产生的光掩模，以通过选择性地减小栅格尺寸来改善OCV（片上线宽度变化）和图案保真度。构成：光掩模布局包括在半导体衬底上印刷预定形状的预定图案（12）。预定图案包括多个段（22,24,26）。预定图案包括具有第一OPC网格尺寸单元的第一图案区域（12a）和具有小于第一OPC网格尺寸单元的第二OPC网格尺寸单元的第二图案区域（12b）。第一和第二图案区域中的每一个用于形成一个段。

99. 发明公开

KR1020040031907A 웨이퍼 상의 임계 선폭을 제어할 수 있는 포토 마스크제조 방법, 이에 의한 포토 마스크 및 이를 이용한 노광방법 有权
标题翻译：用于控制WAFER上的关键尺寸的照片掩模制造方法，使用其的曝光方法
公开(公告)号：KR1020040031907A
公开(公告)日：2004-04-14
申请号：KR1020020061046
申请日：2002-10-07
申请人： 삼성전자주식회사
发明人： 박종락 , 최성운 , 여기성 , 장성훈
IPC分类号： H01L21/027
CPC分类号： G02B27/0927 , G02B5/1871 , G02B27/09 , G02B27/0938 , G02B27/46 , G03F1/50 , G03F7/70191
摘要： PURPOSE: A photo mask manufacturing method capable of controlling the CD(Critical Dimension) on a wafer, a photo mask thereby, and an exposing method using the same are provided to be capable of improving the uniformity of the CD of printed patterns. CONSTITUTION: A photo mask substrate(100) is prepared. At this time, a main pattern(150) is formed at the front surface of the photo mask substrate. The correlation between the lighting variance value of a lighting system used for an exposing process and the pattern density value of a transmissivity controlling pattern is obtained. The image of the main pattern is printed on a wafer by carrying out the exposing process using the photo mask substrate. The distribution of CD values of the printed pattern image is obtained. A reference CD value is set from the CD values. The deviation values of CD are obtained by comparing the CD values to the reference CD value. The distribution of lighting intensity dropping values is obtained for reducing the deviation of the CD values.
摘要翻译：目的：提供一种能够控制晶片上的CD（临界尺寸），由此形成的光掩模的光掩模制造方法以及使用其的曝光方法，以能够提高印刷图案的CD的均匀性。构成：制备光掩模基板（100）。此时，在光掩模基板的正面形成主图案（150）。获得用于曝光处理的照明系统的照明方差值与透射率控制图案的图案密度值之间的相关性。通过使用光掩模基板进行曝光处理，将主图案的图像印刷在晶片上。获得印刷图案图像的CD值的分布。从CD值设置参考CD值。通过将CD值与参考CD值进行比较来获得CD的偏差值。获得光照强度下降值的分布，以减少CD值的偏差。

100. 发明授权

KR100357691B1 다층의 얼라인 키와 그것을 이용한 얼라인 방법 有权
标题翻译：多层对齐键和使用它的对齐方法
公开(公告)号：KR100357691B1
公开(公告)日：2002-10-25
申请号：KR1020000006448
申请日：2000-02-11
申请人： 삼성전자주식회사
发明人： 여기성
IPC分类号： H01L21/027
摘要： 본 발명은 다층에 형성되는 얼라인 키를 제공하고 상기 다층의 얼라인 키를 사용하여 얼라인 하는 방법을 제공한다. 반도체 칩 사이의 스크라이브 레인 상에 얼라인 키를 형성하되, 다층에 걸쳐 형성하며 각 층의 얼라인 키를 동일축 상에 배열하고 각 층별로 형성된 얼라인 키의 길이 비율을 달리하여 얼라인 비중을 다르게 설정한다. 다른 방법으로 상기 각 층별로 얼라인 키의 개수를 다르게 형성하여 얼라인 키의 개수로 얼라인 비중을 각 층별로 설정한다. 상기 다층의 얼라인 키에 빛이 입사되고 반사되어 나올 때 빛의 명암 또는 회절이 일어나는 회절격자를 통해 얻어진 정보를 사용하여 최적의 얼라인 위치를 결정한다. 이러한 방법으로 얼라인 함으로써 얼라인 정밀도를 높일 수 있는 효과가 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式