专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100202647B1 메모리의 데이타 입력버퍼회로 失效
标题翻译：数据输入缓冲存储器
公开(公告)号：KR100202647B1
公开(公告)日：1999-06-15
申请号：KR1019950070177
申请日：1995-12-31
申请人： 현대반도체 주식회사
发明人： 성하민 , 김경율
IPC分类号： H03K19/00
摘要： 본 발명의 목적은 하이레벨의 전원전압일 때 입력데이타를 소정시간 지연시켜 데이타 홀드 타임의 마진을 확보하도록 하는 메모리의 데이타 입력버퍼회로에 관한 것으로, 이와같은 본 발명의 목적을 달성하기 위한 수단은 라이트 인에이블신호의 제어를 받아 입력데이타를 반전시켜 출력하는 데이타 입력수단과, 상기 데이타 입력 수단으로부터 출력되는 데이타를 지연시켜 출력하는 제1데이타 지연수단과, 상기 제1데이타 지연수단으로부터 출력되는 데이타를 다시 지연시켜 출력하는 제2데이타 지연수단과, 하이레벨의 전원전압의 인가를 검출하여 데이타 선택신호를 출력하는 전원전압 레벨 검출수단과, 상기 전원전압 레벨 검출수단으로부터 출력되는 데이터 선택신호에 따라 상기 제1, 제2 데이타 지연수단의 출력 데이타를 선택한 후 반전시켜 � �력하는 데이타 출력수단을 포함하여 구성한다.

2. 发明授权

KR100161881B1 메모리의 데이타 읽기회로 失效
标题翻译：数据读取电路的内存
公开(公告)号：KR100161881B1
公开(公告)日：1999-02-01
申请号：KR1019950046858
申请日：1995-12-05
申请人： 현대반도체 주식회사
发明人： 이상현 , 성하민
IPC分类号： G11C11/407
CPC分类号： G11C7/1051
摘要： 본 발명은 메모리의 어드레싱(Addressing)된 데이터를 읽어낼 때의 읽기회로에 관한 것으로, 특히 메모리의 고집적화 추세와 그에 따른 저항성분 및 콘덴서 성분의 증가로 인한 메모리의 읽기동작 모드에서의 지연효과를 줄여 그로인한 어드레싱된 해당데이타의 출력시의 스피드 개선에 관한 메모리의 데이터 읽기회로에 관한 것이다.
센스엠프로부터 출력된 데이터를 입력받아 제어단자의 제어를 받아 반전출력하는 인버터부와, 상기 인버터부의 출력을 입력받고 제어단자의 제어를 받아 데이터버스 라인(DOUTB)을 전원전압(VCC)의 1/2로 미리 프리차지(Precharge)시키는 프리차지부와, 상기 프리차지부로 부터 발생된 데이터를 입력받아 증폭시키는 제1증폭부와, 입력단자가 상기 제1증폭부의 입력단자와 공통접속되어 상기 인버터부에서 발생된 신호를 입력받아 증폭시키는 제2증폭부와, 상기 제1증폭부와 제2증폭부에서 발생한 신호를 입력받아 증폭, 출력하는 출력버퍼부로 구성한다.

3. 发明公开

KR1019980044192A 데이타 출력버퍼 失效
公开(公告)号：KR1019980044192A
公开(公告)日：1998-09-05
申请号：KR1019960062237
申请日：1996-12-06
申请人： 현대반도체 주식회사
发明人： 성하민
IPC分类号： G11C11/407
摘要： 본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 저전압에서의 속도를 개선하고, 고전압에서는 노이즈를 보완하기 위한 데이타 출력버퍼에 관한 것이다.
이를 위한 본 발명의 데이타 출력버퍼는 데이타 신호와 데이타 인에이블 신호를 논리곱 연산하고 반전하여 제1신호 출력하며, 반전 데이타 인에블 신호와 데이타 신호를 논리합 연산하고 반전하여 제2신호를 출력하는 입력 버퍼부와; 상기 입력 버퍼부에서 출력되는 제1, 제2신호를 하이 컨트롤 신호와 로우 컨트롤 신호로 컨트롤하여 제1, 제2풀업신호와 제1, 제2풀다운 신호를 출력하는 입·출력 컨트롤부와; 상기 입·출력 컨트롤부에서 출력되는 제1, 제2풀업신호와 제1, 제2풀다운 신호에 의해 최종적으로 데이타를 출력하는 출력부를 포함하여 구성됨을 특징으로 한다.

4. 发明公开

KR1019980012287A 칩 리페어 장치 失效
标题翻译：芯片修复设备
公开(公告)号：KR1019980012287A
公开(公告)日：1998-04-30
申请号：KR1019960027895
申请日：1996-07-11
申请人： 현대반도체 주식회사
发明人： 성하민 , 박종훈
IPC分类号： H01L21/82

5. 发明授权

KR100307534B1 백 바이어스 레벨 센싱 회로 失效
标题翻译：返回偏置电压电平
公开(公告)号：KR100307534B1
公开(公告)日：2001-11-05
申请号：KR1019990037832
申请日：1999-09-07
申请人： 현대반도체 주식회사
发明人： 성하민
IPC分类号： H03K17/08
CPC分类号： G05F3/205
摘要： 본발명은백 바이어스전압레벨센싱회로에관한것으로, 종래백 바이어스전압레벨센싱회로를구동시키거나정지시킬때 발생하는스위칭전류에의해반도체메모리장치의동작속도가지연되고, 백바이어스전압펌핑회로(미도시)가오동작을하여소비전류가증가하는문제점이있었다. 이러한문제점을극복하기위해, 본발명의백 바이어스전압레벨센싱회로는스위치가개폐할때, 발생하는스위칭전류를접지로흘려보낸후, 백바이어스전압레벨센싱부를턴 온시켜스위칭전류에의한오동작을방지할수 있다.

6. 发明授权

KR100253347B1 출력버퍼회로 失效
标题翻译：输出缓冲电路
公开(公告)号：KR100253347B1
公开(公告)日：2000-04-15
申请号：KR1019970059152
申请日：1997-11-11
申请人： 현대반도체 주식회사
发明人： 성하민
IPC分类号： H03K19/00
摘要： PURPOSE: An output buffer circuit is provided which pre-charges an output terminal before data are output to reduce access time and prevents noise from generating in output data. CONSTITUTION: An output buffer circuit includes an input part(1), a pre-charge controller(2) and a pre-charge driver(3). The input part outputs input data and inverted input data according to an output control signal. The pre-charge controller blocks the output signal of the input part from being transmitted or transmits the output signal according to a pre-charge control signal. The pre-charge driver outputs output data when the output signal is applied under the control of the pre-charge controller, and pre-charges an output terminal according to the pre-charge control signal and inverted pre-charge control signal when there is no application of the output signal of the input part.
摘要翻译：目的：提供输出缓冲电路，在输出数据之前对输出端进行预充电，以减少存取时间，防止输出数据中产生噪声。构成：输出缓冲电路包括输入部分（1），预充电控制器（2）和预充电驱动器（3）。输入部根据输出控制信号输出输入数据和反相输入数据。预充电控制器阻止输入部分的输出信号被发送，或者根据预充电控制信号发送输出信号。当在预充电控制器的控制下施加输出信号时，预充电驱动器输出输出数据，并且当不存在时，根据预充电控制信号和反向预充电控制信号对输出端子进行预充电应用输入部分的输出信号。

7. 发明授权

KR100179929B1 칩 리페어 장치 失效
公开(公告)号：KR100179929B1
公开(公告)日：1999-04-15
申请号：KR1019960027895
申请日：1996-07-11
申请人： 현대반도체 주식회사
发明人： 성하민 , 박종훈
IPC分类号： H01L21/82
摘要： 본 발명은 분석할 칩의 리페어 여부와 리페어 방법을 쉽게 알아볼 수 있도록 하는 칩 리페어 장치에 관한 것으로, 리페어방법 즉, 열(row)을 리페어하였는지 횡(column)을 리페어하였는지 아니면 열과 횡을 다같이 리페어하였는지를 알 수 없는 문제점이 있었으나, 본 발명에서는 이러한 문제점을 감안하여 리페어방법의 경우에 따라 즉, 열, 횡, 또는 열과 횡의 리페어 경우에 따라 엔모스 트랜지스터와 휴즈의 개수를 더 추가하여 이 휴즈의 단락상태에 따라 변하는 전압차를 검출함으로써 리페어 상태와 방법까지도 확인할 수 있도록 하는데 목적이 있는 것으로, 이와 같은 목적은 입력버퍼(100)의 입력단에 엔모스 트랜지스터(M1)의 게이트와 드레인이 공통으로 연결되고, 이의 소오스는 다음단의 엔모스 트랜지스터(M2)의 게이트와 드레인이 공통으로 연결되 며, 이러한 엔모스 트랜지스터(M1∼M8)가 다수개 직렬로 연결됨과 아울러 마지막단의 엔모스 트랜지스터(M8)의 소오스에 리페어 방법의 경우에 따라 소정갯수의 엔모스 트랜지스터(M9∼M11)가 직렬로 연결되어 접지(VSS)와 연결되며, 그 엔모스 트랜지스터(M9∼M11)와 병렬로 소정갯수의 휴즈(F1∼F3) 가 연결되도록 구성함으로써 달성된다.

8. 发明公开

KR1019980077960A 번-인 모드를 고려한 자동 전력 감소 펄스폭 제어회로 失效
标题翻译：考虑老化模式的自动功率减小脉宽控制电路
公开(公告)号：KR1019980077960A
公开(公告)日：1998-11-16
申请号：KR1019970015308
申请日：1997-04-24
申请人： 현대반도체 주식회사
发明人： 박종훈 , 성하민
IPC分类号： G11C7/00
摘要： 본 발명은 번-인 모드를 고려한 자동 전력 감소 펄스폭 제어회로에 관한 것으로, 종래 기술은 자동 전력 감소 기능 유무에 관계없이 메모리 소자를 패키지화한 후 또는 웨이퍼(wafer) 제작 후 초기 불량 제품을 제거하기 위하여 번인함에 있어서, 도4 와 같은 구조의 메모리 셀 및 주변 회로를 대부분 고전압을 인가하여 동작시킴으로써 반도체 소자의 취약함 특히, 트랜지스터의 게이트 옥사이드(Gate Oxide) 결함을 걸러내지만, 자동 전력 감소 기능을 구비한 소자의 경우는 상대적으로 짧은 시간동안만 메모리 셀 및 주변회로중 일부만이 번인 효과를 볼 수 있어 전체적으로 번인 효과가 저하되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로 페케지(package)후 초기불량제품을 제거하기 위한 자동 전력 감소 기능을 구비한 메모리 소자를 번인하는 경우, 자동 전력 감소(Auto Power Down) 펄스폭을 증가시켜 메모리 셀에 고전위 레벨의 전압이 인가되는 시간을 연장하는 자동 전력 감소 펄스폭 제어회로를 제공하여 정상모드 동작의 경우 라이트 싸이클시 메모리 셀에 데이터 라이트 후 워드 라인을 디스에이블시킴으로써 리드 싸이클시 메모리 셀의 데이터를 리드한 후 워드 라인 및 센스앰프를 디스에이블시킴으로써, 전류 경로를 차단하여 전력 소모를 줄일 수 있는 효과가 있다.
또한, 본 발명은 번인모드 동작의 경우 자동 전력 감소 기능 유무에 관계없이 자동 전력 감소(Auto Power Down) 펄스폭을 증가시켜 메모리 셀에 고전위 레벨의 전압이 인가되는 시간을 연장하므로로써, 메모리 소자의 초기불량을 제거하여 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.

9. 发明公开

KR1020010026484A 백 바이어스 레벨 센싱 회로 失效
标题翻译：感应回传电平电路
公开(公告)号：KR1020010026484A
公开(公告)日：2001-04-06
申请号：KR1019990037832
申请日：1999-09-07
申请人： 현대반도체 주식회사
发明人： 성하민
IPC分类号： H03K17/08
CPC分类号： G05F3/205
摘要： PURPOSE: A circuit of sensing the level of back bias is provided to change the switch on-off method corresponding to the working mode of a semiconductor memory device and prevent error from occurring at the peak current. CONSTITUTION: In a circuit of sensing the level of back bias voltage, a constant current generator(10) produces a constant current regardless of the fluctuation of a power supply(VCC). A switch(20) switches the constant current. A current distributor(30) distributes the constant current from the switch(20) using a current mirror responding to a first control signal(CON1). A switching current ridder(60) rids the high current generated at switching by sending the high current to the ground responding to a second control signal(CON2). A sensor sensing the level of back bias voltage(40) produces an output signal(DETA) after sensing the level of back bias voltage using the current distributed from the current distributor(30). And a switching controller(50) produces a switching control signal(DETSW) used for switching the switch(20), the first and second control signals(CON1,CON2).
摘要翻译：目的：提供一种检测背偏电平的电路，以改变对应于半导体存储器件工作模式的开关开关方式，防止峰值电流发生误差。构成：在感测反向偏置电压电平的电路中，不管电源（VCC）的波动如何，恒定电流发生器（10）产生恒定电流。开关（20）切换恒定电流。电流分配器（30）使用响应于第一控制信号（CON1）的电流镜分配来自开关（20）的恒定电流。开关电流提升器（60）通过响应于第二控制信号（CON2）向接地发送高电流而驱动开关时产生的高电流。感测背偏置电压（40）的传感器在使用从电流分配器（30）分配的电流感测反偏置电压的电平之后产生输出信号（DETA）。并且开关控制器（50）产生用于切换开关（20），第一和第二控制信号（CON1，CON2）的开关控制信号（DETSW）。

10. 发明授权

KR100280399B1 출력버퍼회로 失效
公开(公告)号：KR100280399B1
公开(公告)日：2001-02-01
申请号：KR1019970058510
申请日：1997-11-06
申请人： 현대반도체 주식회사
发明人： 성하민
IPC分类号： G11C7/00
摘要： 본 발명은 출력버퍼회로에 관한 것으로, 종래 출력버퍼회로는 프레차지를 위한 수단에 의해 출력데이터가 귀환됨을 방지하는 수단이 없어 출력데이터에 잡음이 발생하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 프레차지 제어신호를 반전하는 제 1인버터와; 입력데이터와 출력제어신호를 낸드조합하는 제 1낸드게이트와; 제 2인버터를 통해 반전된 입력데이터와 상기 출력제어신호를 낸드조합하는 제 2낸드게이트와; 각각 상기 제 1 및 제 2낸드게이트의 출력신호를 반전하여 출력하는 제 3 및 제 4인버터와; 상기 프레차지 제어신호와 제 1인버터의 출력신호에 따라 상기 제 3 및 제 4인버터의 출력신호를 각각 전송제어하는 제 1 및 제 2전송게이트와; 상기 제 1 및 제 2전송게이트를 통해 제 3 및 제 4인버터의 출력신호가 인가되지 않으면 출력단을 프레차지 경로를 통해 프레차지하고, 제 3 및 제 4인버터의 출력신호가 인가되면 이를 출력데이터로 하여 출력함과 아울러 출력데이터가 프레차지 경로를 통해 귀환되는 것을 차단하는 프레차지 구동부로 구성하여 출력데이터가 출력되지 않는 동안에 프레차지경로를 통해 출력단을 일정 전압값으로 프레차지하고, 출력데이터가 출력되는 동안에는 출력데이터가 프레차지경로를 통해 귀환되는 것을 차단함으로써, 억세스 타임이 빠르며, 출력데이터에 잡음이 발생함을 방지하는 효과가 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式