专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2018517926A ボリューム制限审中-公开
公开(公告)号：JP2018517926A
公开(公告)日：2018-07-05
申请号：JP2017555679
申请日：2016-04-20
申请人：ソノズインコーポレイテッド
发明人：クリス・ビアバウアー , ニコラス・マニスカス
IPC分类号： H04R3/00 , G06F3/16 , G10K15/02 , G10K15/04
CPC分类号： G06F3/165 , G11B27/34 , H03G3/04 , H03G3/3026 , H03G7/002 , H03G7/005 , H04R2227/005
摘要：再生デバイスの一例は、アクティブボリューム状態変数をメモリに記憶してもよく、アクティブボリューム状態変数は現在の再生ボリュームに対応する。また、再生デバイスはボリューム制限状態変数をメモリに記憶してもよく、ボリューム制限状態変数は再生デバイスの再生ボリューム制限に対応する。再生デバイスは、所定のソースからのメディアの再生を開始するためのコマンドを検出した後、再生を開始するためのコマンドの所定のソースに基づいて開始再生ボリュームを現在の再生ボリューム及び再生ボリューム制限のうちの一方となるように選択してもよい。その後、再生デバイスは、開始再生ボリュームでメディアを再生してもよい。

2. 发明专利

JPS5732113A Logarithmic amplifier 失效
标题翻译：对数放大器
公开(公告)号：JPS5732113A
公开(公告)日：1982-02-20
申请号：JP10756380
申请日：1980-08-04
申请人： Advantest Corp
发明人： ASHITA HITOSHI
IPC分类号： H03G3/02 , H03G7/00 , H03G11/08
CPC分类号： H03G7/005
摘要： PURPOSE:To obtain an invariably accurate logarithmic amplification output by operating and storing an error in input and output characteristics in a memory previously, and by performing correcting operation by reading an error, corresponding to an input signal, from the memory. CONSTITUTION:A signal to be amplified from an input terminal 11 and a standard signal from an oscillator 16 are inputted selectively to a variable level adjuster 15 through a changeover switch 17, and a level-adjusted output is supplied to a logarithmic amplifier 12. This output is detected by detector 13 and then converted into a digital signal by an A/D converter 18. This digital signal is supplied to an arithmetic part 19, where the error of the amplifier 12 when the standard signal is supplied to the variable level adjuster 15 is calculated and stored in a memory 21 and the output of the A/D converter 18 when the signal to be amplified is applied to the adjuter 15 is corrected, thereby amplifying and outputting its correction arithmetic result through a D/A converter 22.
摘要翻译：目的：通过先前在存储器中操作和存储输入和输出特性的误差并通过从存储器读取对应于输入信号的错误来执行校正操作来获得一个不变的精确的对数放大输出。构成：通过切换开关17将从输入端子11放大的信号和来自振荡器16的标准信号选择性地输入到可变电平调整器15，并且电平调整的输出被提供给对数放大器12.这输出由检测器13检测，然后由A / D转换器18转换成数字信号。该数字信号被提供给运算部件19，当运算部件19将标准信号提供给可变电平调节器时，放大器12的误差 15被计算并存储在存储器21中，并且当要被放大的信号被施加到辅助器15时，A / D转换器18的输出被校正，从而通过D / A转换器22放大并输出其校正运算结果。

3. 发明专利

JPS6150409A Variable gain control circuit 失效
标题翻译：可变增益控制电路
公开(公告)号：JPS6150409A
公开(公告)日：1986-03-12
申请号：JP17199784
申请日：1984-08-18
申请人： Matsushita Graphic Commun Syst Inc
发明人： MIZUTANI MIKIO
IPC分类号： H03G3/02 , H03F3/45 , H03G3/00 , H03G3/12 , H03G7/00
CPC分类号： H03F3/45475 , H03G3/001 , H03G7/005
摘要： PURPOSE:To realize a variable gain control circuit representing effective logarithmic linear control by combining a divider and an adder/substractor to contitute a basic circuit and coupling said basic circuits in multi-stage. CONSTITUTION:The divider 1 consists of a fixed resistor R44, a variable resistor R45 and an operational amplifier A1, and the adder/subtractor 2 consists of fixed resistors R41, R42, R43 and an operational amplifier A2. The basic circuit is suitable for the variable gain control circuit between +25dB and -25dB and the variable gain control circuit coupling the basic circuits in two-stage in series is suitable for the variable gain control circuit between +40dB and -40dB.
摘要翻译：目的：通过组合分频器和加法器/减法器来实现表示有效对数线性控制的可变增益控制电路，以构成基本电路，并将所述基本电路耦合到多级。构成：分压器1由固定电阻器R44，可变电阻器R45和运算放大器A1组成，加法器/减法器2由固定电阻器R41，R42，R43和运算放大器A2组成。基本电路适用于+ 25dB至-25dB之间的可变增益控制电路，串联两级串联的基本电路的可变增益控制电路适用于+ 40dB至-40dB之间的可变增益控制电路。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式