会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明专利
    • 送受信器システム
    • JP2017513013A
    • 2017-05-25
    • JP2016572909
    • 2015-03-05
    • アコネール アクチボラグAcconeer Abアコネール アクチボラグAcconeer Ab
    • エルレリド、マッツチュバエフ、デニスエガルド、ミカエル
    • G01S7/292G01S13/10H03K5/131H03K5/134
    • G01S13/103G01S7/28G01S2007/4065
    • 本発明の概念の一態様に従い、ウェーブレットを送信するように構成された送信器、ウェーブレットを受信するように構成された受信器、基準ウェーブレットを発生するように構成されたウェーブレット発生器、並びに基準クロック信号を受信し、ウェーブレットの送信をトリガーするための第1トリガー信号を出力し、基準ウェーブレットの発生をトリガーするための第2トリガー信号を出力するように構成されたタイミング回路を含む、送受信器システムが提示される。タイミング回路は、少なくとも1つの遅延素子を含み、遅延線の入力部において信号を受信し、遅延線の出力部において遅延信号を送信するように構成された、遅延線を更に含み、上記少なくとも1つの遅延素子の少なくとも1つのサブセットの各遅延素子の状態が、少なくとも第1状態と第2状態との間で切り替え可能である。上記第1状態における遅延素子(すなわち、第1状態に切り替えられている)は、第1伝搬遅延を呈する。上記第2状態における遅延素子(すなわち、その第2状態に切り替えられている)は、基準クロック信号の周期よりも小さい値だけ、第1伝搬遅延と異なっている、第2伝搬遅延を呈する。これにより、遅延線の合計伝搬遅延は、上記サブセットの各遅延素子の状態を制御することによって構成可能である。システムは、遅延線の合計伝搬遅延を制御することによって、第1トリガー信号と第2トリガー信号との間の遅延を制御するように構成されたコントローラを更に含む。システムは、合計伝搬遅延少なくとも1つの設定のために、基準ウェーブレットを受信されたウェーブレットと相関させるように構成されている。