专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2014150278A Semiconductor device and method for manufacturing semiconductor device 有权
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：JP2014150278A
公开(公告)日：2014-08-21
申请号：JP2014083139
申请日：2014-04-14
申请人： Rohm Co Ltd , ローム株式会社
发明人： NAKANO YUUKI
IPC分类号： H01L29/78 , H01L21/28 , H01L21/336 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/872
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device capable of suppressing increase in manufacturing costs, improving connection reliability of a metal layer directly bonded on one face of a SiC substrate and further ensuring ohmic contact of the metal layer with respect to the SiC substrate, and a method for manufacturing the semiconductor device.SOLUTION: In a semiconductor device 1 including an SiC substrate 2, a high carbon concentration SiC layer 3 containing more highly concentrated carbon than that of a surface layer portion on a side of a front surface 21 is formed on a surface layer portion on a side of a rear surface 22 of the SiC substrate 2. A drain electrode 17 is directly bonded to a surface of the high carbon concentration SiC layer 3.
摘要翻译：要解决的问题：为了提供能够抑制制造成本的增加的半导体器件，改善直接接合在SiC衬底的一个面上的金属层的连接可靠性，并进一步确保金属层相对于SiC衬底的欧姆接触，以及半导体装置的制造方法。解决方案：在包括SiC基板2的半导体装置1中，含有比表面21一侧的表层部分更高浓度碳的高碳浓度SiC层3为形成在SiC衬底2的后表面22侧的表面层部分上。漏电极17直接接合到高碳浓度SiC层3的表面。

2. 发明专利

JP2014132678A Semiconductor device 审中-公开
标题翻译：半导体器件
公开(公告)号：JP2014132678A
公开(公告)日：2014-07-17
申请号：JP2014045925
申请日：2014-03-10
申请人： Rohm Co Ltd , ローム株式会社
发明人： NAKANO YUUKI
IPC分类号： H01L29/78 , H01L21/28 , H01L27/04 , H01L29/12 , H01L29/41 , H01L29/423 , H01L29/47 , H01L29/49 , H01L29/872
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device which enables downsizing of a circuit and has a trench structure.SOLUTION: A semiconductor device A comprises: a first n-type semiconductor layer 11, a second n-type semiconductor layer 12; a p-type semiconductor layer 13; a trench 3 which pierces the p-type semiconductor layer 13 to reach the second n-type semiconductor layer 12; an n-type semiconductor region 14; a gate insulation part 5; a gate electrode 41 which is insulated from the second n-type semiconductor layer 12, the p-type semiconductor layer 13 and the n-type semiconductor region 14 by the gate insulation part and at least a part of which is formed inside the trench 3; and a source electrode 42 electrically connected with the n-type semiconductor region 14. The semiconductor device A further comprises a Schottky electrode d1 which is electrically connected to the source electrode 42 and insulated from the p-type semiconductor layer 13, the n-type semiconductor region 14 and the gate electrode 41. The Schottky electrode d1 and the second n-type semiconductor layer 12 are joined to each other in the trench thereby to form a diode.
摘要翻译：要解决的问题：提供一种能够使电路小型化并具有沟槽结构的半导体器件。解决方案：半导体器件A包括：第一n型半导体层11，第二n型半导体层12; p型半导体层13; 穿过p型半导体层13到达第二n型半导体层12的沟槽3; n型半导体区域14; 门绝缘部5; 通过栅极绝缘部分与第二n型半导体层12绝缘的栅电极41，p型半导体层13和n型半导体区域14，并且其至少一部分形成在沟槽3的内部 ; 以及与n型半导体区域14电连接的源电极42.半导体器件A还包括与源电极42电连接并与p型半导体层13绝缘的肖特基电极d1，n型半导体区域14和栅电极41.肖特基电极d1和第二n型半导体层12在沟槽中彼此接合，从而形成二极管。

3. 发明专利

JP2012178536A Semiconductor apparatus and manufacturing method thereof 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2012178536A
公开(公告)日：2012-09-13
申请号：JP2011101786
申请日：2011-04-28
申请人： Rohm Co Ltd , ローム株式会社
发明人： NAKANO YUUKI , NAKAMURA RYOTA
IPC分类号： H01L29/78 , H01L21/336 , H01L29/12
CPC分类号： H01L29/063 , H01L21/046 , H01L27/088 , H01L29/045 , H01L29/0607 , H01L29/0623 , H01L29/0696 , H01L29/0878 , H01L29/1037 , H01L29/1095 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66666 , H01L29/7813 , H01L29/7827
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor apparatus which is capable of improving insulation destruction voltage resistance during OFF and further capable of controlling channel characteristics, and a manufacturing method thereof.SOLUTION: On an nSiC substrate 5, an nSiC epitaxial layer 8 is formed which has a body region 12, a drift region 13 and a source region 14, and a gate trench 15 is formed which passes through the source region 14 and the body region 12 and reaches the drift region 13. A gate electrode 23 is buried through a gate insulating film 22 into the gate trench 15. A gate pressure resistance holding region 27 is then formed along the grid-shaped gate trenches 15. The gate voltage resistance holding region 27 integrally includes a first region 29 formed in an intersection 17 of the gate trenches 15 and a second region 30 formed to a linear portion 16 of the gate trench 15.
摘要翻译：解决的问题：提供能够提高关断期间的绝缘破坏电压电阻并且还能够控制通道特性的半导体装置及其制造方法。＆lt; P＆gt;解决方案：在n + SiC衬底5上，形成SiC外延层8，其具有主体区域12，漂移区域13和源极区域14，以及形成通过源区域14和体区域12并到达漂移区域13的栅极沟槽15.栅极电极23通过栅极绝缘膜栅极电压保持区域27一体地包括形成在栅极沟槽15和17的交叉点17中的第一区域29。形成于栅极沟槽15的直线部分16的第二区域30.权利要求：（C）2012，JPO＆INPIT

4. 发明专利

JP2010171418A Semiconductor device and method of manufacturing semiconductor device 有权
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：JP2010171418A
公开(公告)日：2010-08-05
申请号：JP2009293362
申请日：2009-12-24
申请人： Rohm Co Ltd , ローム株式会社
发明人： NAKANO YUUKI , NAKAMURA RYOTA
IPC分类号： H01L29/78 , H01L21/28 , H01L21/336 , H01L29/12 , H01L29/423 , H01L29/49
CPC分类号： H01L29/7813 , H01L21/046 , H01L21/0485 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/42368 , H01L29/45 , H01L29/66068 , H01L29/7802 , H01L29/7803 , H01L29/7805
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device capable of suppressing breakdown of a part on the bottom surface of a gate trench, in a gate insulating film, while suppressing increase in the thickness of a part on the side surface of the gate trench. SOLUTION: In the semiconductor device 1, an epitaxial layer 3 composed of SiC is formed so that a surface 31 corresponds to Si surface. A gate trench 6 recessed from the surface 31 is formed on the epitaxial layer 3. The gate insulating film 9 is formed on the bottom surface 8 and the side surface 7 of the gate trench 6 so that the ratio of thickness T 2 of the part on the bottom surface 8 (insulating film bottom part 11) to thickness T 1 of the upper on the side surface 7 (insulating film side part 10) is 0.3-1.0. A gate electrode 12 is embedded in the gate trench 6 through the gate insulating film 9. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：为了提供能够抑制栅极沟槽的底面上的部分在栅极绝缘膜中的击穿的半导体器件，同时抑制在侧面的部分的厚度的增加门沟。解决方案：在半导体器件1中，形成由SiC构成的外延层3，使得表面31对应于Si表面。在外延层3上形成从表面31凹入的栅极沟槽6.栅极绝缘膜9形成在栅极沟槽6的底面8和侧面7上，使得厚度T 2 在底面8（绝缘膜底部11）上的部分的厚度T 1 在侧表面7（绝缘膜侧部10）上的上部的厚度T 1 为0.3-1.0。栅电极12通过栅极绝缘膜9嵌入栅沟槽6中。版权所有（C）2010，JPO＆INPIT

5. 发明专利

JP2009260253A Semiconductor device and method for manufacturing the same 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2009260253A
公开(公告)日：2009-11-05
申请号：JP2008333530
申请日：2008-12-26
申请人： Rohm Co Ltd , ローム株式会社
发明人： NAKANO YUUKI
IPC分类号： H01L29/78 , H01L21/336 , H01L29/12
CPC分类号： H01L29/063 , H01L21/0465 , H01L29/0623 , H01L29/1095 , H01L29/1608 , H01L29/36 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66727 , H01L29/66734 , H01L29/7813 , H01L29/7827
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device capable of improving withstand voltage, and to provide a method for manufacturing the device. SOLUTION: The semiconductor device A1 comprises a first n-type conductor layer 11, a second n-type semiconductor layer 12, a p-type semiconductor layer 13, an n-type semiconductor region 14, a trench 3, a gate electrode 41 and a gate insulation layer 5. The device also includes a boundary side K1 and boundary bottoms K2 and K3; the boundary between the second n-type semiconductor layer 12 and the p-type semiconductor layer 13 has a first part in contact with a side face of the trench 3 and a second part separate from the side face of the trench 3 in a breadthwise direction y; and the first part, a bottom of the gate electrode 41, the bottom of the trench 3 and the second part are located, in this order, named in a depth direction x. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提供能够提高耐受电压的半导体器件，并提供一种用于制造器件的方法。解决方案：半导体器件A1包括第一n型导体层11，第二n型半导体层12，p型半导体层13，n型半导体区域14，沟槽3，栅极电极41和栅极绝缘层5.该装置还包括边界侧K1和边界底部K2和K3; 第二n型半导体层12和p型半导体层13之间的边界具有与沟槽3的侧面接触的第一部分和与沟槽3的侧面在宽度方向上分离的第二部分 y; 并且第一部分，栅极电极41的底部，沟槽3的底部和第二部分以此顺序位于深度方向x上。版权所有（C）2010，JPO＆INPIT

6. 发明专利

JP2015015493A 半導体装置有权
标题翻译：半导体器件
公开(公告)号：JP2015015493A
公开(公告)日：2015-01-22
申请号：JP2014186842
申请日：2014-09-12
申请人：ローム株式会社 , Rohm Co Ltd
发明人： OKUMURA KEIKI , MIURA MINEO , NAKANO YUUKI , KAWAMOTO NORIAKI , ABE HIDETOSHI
IPC分类号： H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
摘要：【課題】耐圧性に優れ、歩留まりよく製造することができる半導体装置を提供すること。【解決手段】半導体装置1は、N+型ソース領域15とN−型ドリフト領域13とがエピタキシャル層8の表面9(主面)に垂直な縦方向にP型ボディ領域12を介して離間して配置された、縦型構造を有する。エピタキシャル層8上には、ゲート絶縁膜19が形成されている。このゲート絶縁膜上には、ゲート電極20が形成されており、ゲート電極20は、ボディ領域12に対向している。そして、互いに隣り合うボディ領域12の間(ボディ間領域16には、エピタキシャル層8にP型不純物をインプランテーションすることにより、P−型のインプラ領域21が形成されている。【選択図】図2
摘要翻译：要解决的问题：提供一种具有优异的击穿电压并且可以以高产率制造的半导体器件。解决方案：半导体器件1包括：垂直结构，其中N型源极区域15和N型漂移区域13布置在在垂直于外延层8的表面9（主表面）的垂直方向上的P型体区域12的距离; 形成在外延层8上的栅极绝缘膜19; 栅电极20分别形成在栅极绝缘膜上并与体区12相对; 和P型注入区域21，它们通过将P型杂质注入到外延层8中而在彼此相邻的体区12之间（在体间区域16中）形成。

7. 发明专利

JP2014241435A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2014241435A
公开(公告)日：2014-12-25
申请号：JP2014161371
申请日：2014-08-07
申请人：ローム株式会社 , Rohm Co Ltd
发明人： NAKANO YUUKI
IPC分类号： H01L29/78 , H01L29/12 , H01L29/739
CPC分类号： H01L29/7813 , H01L29/0634 , H01L29/1095 , H01L29/1608 , H01L29/42368 , H01L29/45 , H01L29/66068 , H01L29/7397
摘要：【課題】オン抵抗を低減し、絶縁耐圧を高め、しきい値電圧を低減させることができる半導体装置を提供する。【解決手段】半導体装置A1は、第1n型半導体層11、第2n型半導体層12、p型半導体層13、トレンチ3、絶縁層5、ゲート電極41、およびn型半導体領域14、を備える。p型半導体層13は、トレンチ3に沿っており、かつ、第2n型半導体層12およびn型半導体領域14に接するチャネル領域を有しており、深さ方向xにおけるチャネル領域の大きさは、0.1〜0.5μmであり、チャネル領域は、ピーク不純物濃度が1?1018cm-3程度である高濃度部を有する。【選択図】図1
摘要翻译：要解决的问题：提供能够降低导通电阻和阈值电压并增加耐受电压的半导体器件。解决方案：半导体器件A1包括第一n型半导体层11，第二n型半导体层12， p型半导体层13，沟槽3，绝缘层5，栅电极41和n型半导体区域14.P型半导体层13沿沟槽3延伸，并且包括沟道区域与第二n型半导体层12和n型半导体区域14接触。沟道区域的深度方向x的尺寸为0.1〜0.5μm。沟道区域包括峰值杂质浓度约为1×10cm的高浓度部分。

8. 发明专利

JP2014229708A 半導体装置および半導体装置の製造方法审中-公开
标题翻译：半导体器件和半导体器件制造方法
公开(公告)号：JP2014229708A
公开(公告)日：2014-12-08
申请号：JP2013107350
申请日：2013-05-21
申请人：ローム株式会社 , Rohm Co Ltd
发明人： NAKANO YUUKI , NAKAMURA RYOTA
IPC分类号： H01L21/265 , H01L21/329 , H01L21/336 , H01L27/04 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/872
CPC分类号： H01L29/1608 , H01L21/045 , H01L21/046 , H01L21/0465 , H01L21/324 , H01L29/7827 , H01L29/872
摘要：【課題】SiC表面の荒れに起因する歩留まり低下を抑制しつつ、製造工程数の削減によるコスト低減および優れた信頼性を実現できる半導体装置およびその製造方法を提供すること。【解決手段】SiC半導体層の表面に、選択的に不純物イオンを注入して不純物領域を形成する工程(S1)と、不純物領域の形成後、SiC半導体層の表面を絶縁膜で覆った状態で、SiC半導体層を1400℃以上の温度で熱処理することによって、不純物イオンを活性化させる工程(S2)とを含む、半導体装置の製造方法を実施する。【選択図】図2
摘要翻译：要解决的问题：提供一种半导体器件及其制造方法，其可以通过减少制造工艺数量实现成本降低，并且在抑制由SiC表面的粗糙度引起的屈服降低的同时实现优异的可靠性。解决方案：半导体器件制造方法包括：将杂质离子选择性地注入到用于形成杂质区域的SiC半导体层的表面中的工序（S1）以及在形成后在绝缘膜上覆盖SiC半导体层的表面的状态下，在1400℃以上的温度下对SiC半导体层进行热处理，来激活杂质离子的工序（S2）的杂质区域。

9. 发明专利

JP2014099670A Semiconductor apparatus and manufacturing method thereof 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2014099670A
公开(公告)日：2014-05-29
申请号：JP2014045161
申请日：2014-03-07
申请人： Rohm Co Ltd , ローム株式会社
发明人： NAKANO YUUKI , NAKAMURA RYOTA
IPC分类号： H01L29/78 , H01L21/336 , H01L29/12
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor apparatus which is capable of improving insulation destruction voltage resistance during OFF and further capable of controlling channel characteristics, and a manufacturing method thereof.SOLUTION: On an nSiC substrate 5, an nSiC epitaxial layer 8 is formed which has a body region 12, a drift region 13 and a source region 14, and a gate trench 15 is formed which passes through the source region 14 and the body region 12 and reaches the drift region 13. A gate electrode 23 is buried through a gate insulating film 22 into the gate trench 15. A gate pressure resistance holding region 27 is then formed along the grid-shaped gate trenches 15. The gate voltage resistance holding region 27 integrally includes a first region 29 formed in an intersection 17 of the gate trenches 15 and a second region 30 formed to a linear portion 16 of the gate trench 15.
摘要翻译：要解决的问题：提供能够提高关断期间的绝缘破坏电压电阻并且还能够控制沟道特性的半导体装置及其制造方法。解决方案：在nSiC基板5上形成nSiC外延层8 其具有主体区域12，漂移区域13和源极区域14，以及形成通过源极区域14和体区域12并到达漂移区域13的栅极沟槽15.栅电极23被埋入栅极绝缘膜22到栅极沟槽15中。然后沿着栅格栅极沟槽15形成栅极压力保持区域27.栅极电压电阻保持区域27一体地包括形成在栅极电压保持区域27的交叉点17中的第一区域29。栅极沟槽15和形成于栅极沟槽15的直线部分16的第二区域30。

10. 发明专利

JP2014082520A Semiconductor device, and method of manufacturing the same 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2014082520A
公开(公告)日：2014-05-08
申请号：JP2014000142
申请日：2014-01-06
申请人： Rohm Co Ltd , ローム株式会社
发明人： NAKANO YUUKI
IPC分类号： H01L29/78 , H01L21/28 , H01L21/283 , H01L21/336 , H01L29/12 , H01L29/423 , H01L29/49
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device having a trench structure that is capable of improving a dielectric strength voltage, and provide a method of manufacturing the semiconductor device.SOLUTION: The semiconductor device comprises: a first n-type semiconductor layer 11; a second n-type semiconductor layer 12; a p-type semiconductor layer 13; a trench 3 penetrating the p-type semiconductor layer 13 to the second n-type semiconductor layer 12; an insulator layer 5 formed in a bottom 3a and a side 3b of the trench 3 along the surface of the trench 3; a gate electrode insulated from the second n-type semiconductor layer 12 and the p-type semiconductor layer 13 by the insulation layer 5; and an n-type semiconductor region 14 formed on the p-type semiconductor layer 13 and around the trench 3. At least a part of the gate electrode is formed inside the trench 3. The manufacturing method comprises forming at least a part of the insulation layer 5 in the trench 3 by sputtering.
摘要翻译：要解决的问题：提供具有能够提高介电强度电压的沟槽结构的半导体器件，并提供制造半导体器件的方法。解决方案：半导体器件包括：第一n型半导体层11; 第二n型半导体层12; p型半导体层13; 穿过p型半导体层13到第二n型半导体层12的沟槽3; 沿着沟槽3的表面形成在沟槽3的底部3a和侧面3b中的绝缘体层5; 通过绝缘层5与第二n型半导体层12和p型半导体层13绝缘的栅电极; 以及形成在p型半导体层13上并围绕沟槽3的n型半导体区域14.至少一部分栅电极形成在沟槽3的内部。制造方法包括形成至少一部分绝缘体层5通过溅射在沟槽3中。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式