专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

2. 发明专利

JP6473897B2 半導体デバイスの製造方法有权
公开(公告)号：JP6473897B2
公开(公告)日：2019-02-27
申请号：JP2017554195
申请日：2016-12-02
申请人：国立大学法人東北大学 , 富士フイルム株式会社
发明人：小柳光正 , 田中徹 , 福島誉史 , 李康旭 , 阿部洋史 , 堀田吉則
IPC分类号： H01L25/065 , H01L25/07 , H01L25/18 , H01L21/60

3. 发明专利

JPWO2017094874A1 半導体デバイスおよび半導体デバイスの製造方法审中-公开
公开(公告)号：JPWO2017094874A1
公开(公告)日：2018-09-13
申请号：JP2016085865
申请日：2016-12-02
申请人：国立大学法人東北大学 , 富士フイルム株式会社
发明人：小柳光正 , 田中徹 , 福島誉史 , 李康旭 , 阿部洋史 , 堀田吉則
IPC分类号： H01L25/065 , H01L25/07 , H01L25/18 , H01L21/60
CPC分类号： B23K20/00 , H01L25/065 , H01L25/07 , H01L25/18 , H01R11/01 , H05K1/14
摘要：本発明は、製造コストを抑制可能、かつ歩留まりが高い半導体デバイスおよび半導体デバイスの製造方法を提供する。本発明の半導体デバイスにおいては、第1基体11および第2基体12が、互いに間隔をあけて配置されており、それぞれ互いに対向する位置に第1電極21cおよび第2電極22cが設けられている。導体フィルム13が、絶縁体から成るシート状の基材23と、直径がナノサイズの柱状の導体から成る複数の接続柱24とを有している。基材23は、互いに間隔を開けて平行に配置された各接続柱24の間を充たすよう配置されている。各接続柱24は、両端部24aがそれぞれ基材23の両面から突出するよう設けられている。導体フィルム13は、第1基体11と第2基体12の間に配置され、第1電極21cと第2電極22cとを電気的に接続するよう、各接続柱24の両端部24aがそれぞれ第1電極21cおよび第2電極22cに接合されている。

4. 发明专利

JP2020068239A 延伸装置、及び延伸方法审中-公开
公开(公告)号：JP2020068239A
公开(公告)日：2020-04-30
申请号：JP2018198691
申请日：2018-10-22
申请人：国立大学法人東北大学 , 東北マイクロテック株式会社
发明人：福島誉史 , 田中徹 , 小柳光正 , 元吉真
IPC分类号： H01L21/52 , H01L33/48 , H01L33/00 , H01L21/683 , H01L21/301
摘要：【課題】複数の表示素子や半導体素子の二次元配列が面上に固着されている伸縮性のフィルムに光を照射し、フィルムのヤング率や伸び率を変化させ、そのフィルムを面内方向に延伸して、複数の表示素子や半導体素子を所定の間隔に高精度に拡大して再配置可能な延伸装置、及び延伸方法を提供する。【解決手段】複数の表示素子や半導体素子の二次元配列が面上に固着されている伸縮性のフィルムのための延伸装置は、複数の表示素子や半導体素子の二次元配列における第1の方向と、当該第1の方向に交差する第2の方向とで異なる量の光をフィルムに照射するための光照射手段と、上記フィルムを少なくとも第1の方向及び第2の方向を含む面内方向に延伸する延伸手段とを有する。半導体素子は、例えばマイクロLED等である。【選択図】図4

5. 发明专利

JP6600922B2 液体を用いて基板に対するチップ部品のアライメントを行う方法有权
公开(公告)号：JP6600922B2
公开(公告)日：2019-11-06
申请号：JP2018505811
申请日：2017-03-03
申请人：東京エレクトロン株式会社 , 国立大学法人東北大学
发明人：菊田真也 , 星野聡彦 , 福島誉史 , 小柳光正 , 李康旭
IPC分类号： H01L21/52

6. 发明专利

JP2015216251A 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2015216251A
公开(公告)日：2015-12-03
申请号：JP2014098449
申请日：2014-05-12
申请人：国立大学法人東北大学
发明人：小柳光正 , 福島誉史 , 李康旭 , 田中徹
IPC分类号： H01L21/768 , H01L23/522 , H01L21/3205
摘要：【課題】アスペクト比の高い貫通電極を、簡単な工程で形成すること。【解決手段】第1面11と前記第1面と反対の面である第2面12とを有する半導体基板10の前記第1面に形成された第1貫通電極20aと、前記半導体基板の前記第2面に形成され、前記第1貫通電極に連結し、前記第1貫通電極に連結する領域における幅W2は、前記第1貫通電極の前記領域における幅W1より小さい第2貫通電極20bと、を具備する半導体装置。【選択図】図3
摘要翻译：要解决的问题：通过简单的工艺形成具有高纵横比的直通电极。解决方案：半导体器件包括：形成在具有第一表面11的半导体衬底10的第一表面11上的第一通孔电极20a，与第一表面相对的表面12; 以及形成在所述半导体衬底的与所述第一贯通电极相连的所述第二表面上并且具有与所述第一贯通电极相连的区域的宽度W2小于所述第一贯通电极的区域的宽度W1的第二贯通电极20b，。

7. 发明专利

JP2020167295A 微細配線構造の製造方法および微細配線構造の製造装置审中-公开
公开(公告)号：JP2020167295A
公开(公告)日：2020-10-08
申请号：JP2019067234
申请日：2019-03-29
申请人：国立大学法人東北大学
发明人：福島誉史 , マリアッパンムルゲサン , 小柳光正
IPC分类号： H01L21/768 , C08J7/00 , C08L53/00 , H01J37/20 , B82Y40/00 , H01L21/3205
摘要：【課題】より少ない工程で、ナノメートルレベルの微細配線を形成することができる微細配線構造の製造方法および微細配線構造の製造装置を提供する。【解決手段】熱を加えると相分離する相分離体を所望の位置に配置し、その相分離体に対して熱処理を行って相分離させる相分離工程と、相分離工程で分離した相のうち、少なくとも一つの相に対して、導体または絶縁体を拡散させる拡散工程とを有する。相分離体は、例えばブロック共重合体など、熱を加えると相分離する2種類以上の高分子から成ることが好ましい。【選択図】図1

8. 发明专利

JPWO2017159401A1 液体を用いて基板に対するチップ部品のアライメントを行う方法审中-公开
公开(公告)号：JPWO2017159401A1
公开(公告)日：2018-12-27
申请号：JP2017008482
申请日：2017-03-03
申请人：東京エレクトロン株式会社 , 国立大学法人東北大学
发明人：菊田真也 , 星野聡彦 , 福島誉史 , 小柳光正 , 李康旭
IPC分类号： H01L21/52
摘要：一実施形態では、基板に液体が供給され、次いで、液体上にチップ部品が配置される。基板は、一方向に長く延びた矩形形状を有する搭載領域を含む第1面を有する。チップ部品の第2面は、搭載領域の形状に略一致する矩形形状を有し、搭載領域の面積に略一致する面積を有する。搭載領域は、第1領域及び第2領域を有する。液体に対する第1領域の濡れ性は当該液体に対する第2領域の濡れ性よりも高い。第1領域は、搭載領域の一対の長辺の中間を通る第1の中心線に対して対称に設けられており、且つ、搭載領域の一対の短辺の中間を通る第2の中心線に対して対称に設けられており、各々が矩形形状を有する複数の部分領域を有している。液体は、第1領域に供給される。

9. 发明专利

JP6027828B2 素子の実装方法および光モジュールの製造方法有权
标题翻译：制造安装方法及光学模块元件的方法
公开(公告)号：JP6027828B2
公开(公告)日：2016-11-16
申请号：JP2012202275
申请日：2012-09-14
申请人：国立大学法人東北大学 , 住友ベークライト株式会社
发明人：小柳光正 , 田中徹 , 福島誉史 , 伊藤有香
IPC分类号： H01L21/60
CPC分类号： H01L2224/16225 , H01L2224/95146

10. 发明专利

JP2016157844A 半導体装置およびその製造方法有权
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2016157844A
公开(公告)日：2016-09-01
申请号：JP2015035373
申请日：2015-02-25
申请人：株式会社デンソー , 国立大学法人東北大学
发明人：鈴木拓 , 浅海一志 , 小柳光正 , 福島誉史 , 李康旭
IPC分类号： H01L25/065 , H01L25/07 , H01L25/18 , H01L21/301 , H01L21/60
摘要：【課題】チップを高精度に個片化するためのプロセス時間の短縮化が図れ、かつ、アライメント精度の向上を図ることを可能とする。【解決手段】上チップ10のうち下チップ20側に向けられる裏面12の外周を1周囲む溝部13を形成し、その内側の接続面12aが高精度に寸法決めされるようにす。下チップ20に構成される親水領域および疎水領域の形状や寸法は露光時のマスクによって一義的に決まり、高精度に寸法決めたものとなる。したがって、高精度に寸法決めされた下チップ20の親水領域に水滴30が塗布された状態になるため、接続面12aが高精度に寸法決めされていれば、水滴30上に上チップ10を搭載したときに、上チップ10が下チップ20に対して高精度に位置決めがなされる。【選択図】図1
摘要翻译：要解决的问题：为了实现高精度切割芯片的处理时间的减少，并且提高对准精度。解决方案：在半导体器件及其制造方法中，槽13完全围绕面对下芯片20的上芯片10的后表面12和槽13的内侧上的连接面12a的尺寸精度高。在下部芯片20中形成的亲水区域和疏水区域的形状和尺寸通过掩模在曝光时明确地确定，以高精度尺寸。因此，由于高精度尺寸的下芯片20的亲水区域达到涂覆有水滴30的状态，所以当连接面12a的尺寸精度高且上芯片10安装在水滴上时如图30所示，上部芯片10以高精度对准下部芯片20.选择的图示：图1

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式