专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2022002163A 情報処理システム审中-公开
公开(公告)号：JP2022002163A
公开(公告)日：2022-01-06
申请号：JP2021148809
申请日：2021-09-13
申请人：キオクシア株式会社
发明人：原徳正 , 柴田昇
IPC分类号： G11C16/04 , G06F12/00 , H01L27/11556 , H01L21/336 , H01L29/788 , H01L29/792 , G11C11/56
摘要：【課題】セル間相互干渉を抑制しつつ、メモリコントローラの書き込みバッファ量を低減すること。【解決手段】実施形態の情報処理システムは、ホストと、メモリシステムとを備える。メモリシステムは、不揮発性メモリと、メモリコントローラとを有する。不揮発性メモリは、データが消去された消去状態を示す第1のしきい値領域と、第1のしきい値領域よりも電圧レベルが高くデータが書き込まれた書き込み状態を示す第2から第16のしきい値領域とを合わせた16個のしきい値領域により、第1から第4ビットで表わせられる4ビットのデータを記憶可能なメモリセルを複数有する。メモリコントローラは、ホストから受信したライト要求に応じて、第1ビット及び第2ビットのデータを書き込む第1プログラムを不揮発性メモリに行わせた後に、第3ビット及び第4ビットのデータを書き込む第2プログラムを不揮発性メモリに行わせる。【選択図】図32

2. 发明专利

JP2020129428A メモリシステム审中-公开
公开(公告)号：JP2020129428A
公开(公告)日：2020-08-27
申请号：JP2020089801
申请日：2020-05-22
申请人：キオクシア株式会社
发明人：原徳正 , 柴田昇
IPC分类号： G11C16/04 , G11C16/10 , G11C11/56
摘要：【課題】ページ間の誤り発生確率の偏りを低減する不揮発性メモリを得ること。【解決手段】メモリセルの第1のページの書き込みを行う場合、データが第1の値の場合、しきい値電圧が第2のしきい値領域となるようにプログラムし、第1のページの書き込み後第2のページの書き込みを行う場合、第1のページに対応する値が第2の値で第2のページに書き込むデータが第1の値の場合、しきい値電圧が第4のしきい値領域となるようにプログラムし、第1のページに対応する値が第1の値で第2のページに書き込むデータが第1の値の場合、しきい値電圧が第3のしきい値領域となるようにプログラムし、第2のページの書き込みの後第3のページの書き込みを行う場合、第1のページに対応する値が第2の値で第2のページに対応する値が第2の値で第3のページに書き込むデータが第1の値の場合、しきい値電圧が第6のしきい値領域となるようにプログラムする。【選択図】図5

3. 发明专利

JP6759440B2 メモリシステム有权
公开(公告)号：JP6759440B2
公开(公告)日：2020-09-23
申请号：JP2019215688
申请日：2019-11-28
申请人：キオクシア株式会社
发明人：原徳正 , 柴田昇
IPC分类号： G11C16/04 , G11C11/56

4. 发明专利

JP2022002158A 半導体記憶装置审中-公开
公开(公告)号：JP2022002158A
公开(公告)日：2022-01-06
申请号：JP2020106456
申请日：2020-06-19
申请人：キオクシア株式会社
发明人：澁谷泰良 , 柴田昇 , 内川浩典
IPC分类号： G11C16/04 , G11C16/26 , G11C11/56
摘要：【課題】半導体記憶装置のページ毎の読み出し動作を高速化させること。【解決手段】実施形態の半導体記憶装置は、第1及び第2メモリセルと、第1及び第2ワード線と、コントローラとを含む。第1及び第2メモリセルの各々の閾値電圧は、電圧が低い方から順に設定された第1〜第16ステートのいずれかに含まれる。第1及び第2ワード線は、それぞれ第1及び第2メモリセルに接続される。第1メモリセルの閾値電圧と第2メモリセルの閾値電圧との組み合わせによって、第1ビット、第2ビット、第3ビット、第4ビット、第5ビット、第6ビット、第7ビット、及び第8ビットを含む8ビットデータが記憶される。【選択図】図11

5. 发明专利

JP2020184404A メモリシステム审中-公开
公开(公告)号：JP2020184404A
公开(公告)日：2020-11-12
申请号：JP2020125604
申请日：2020-07-22
申请人：キオクシア株式会社
发明人：原徳正 , 柴田昇
IPC分类号： G11C16/04 , G11C16/10 , G11C16/34 , G06F12/00 , G11C11/56
摘要：【課題】セル間相互干渉を抑制しつつ、メモリコントローラの書き込みバッファ量を低減することができるメモリシステムを提供すること。【解決手段】実施形態のメモリシステムは、複数のメモリセルを有する不揮発性メモリと、メモリコントローラと、を備える。複数のメモリセルは、各々が、消去状態を示す第1のしきい値領域と、書き込み状態を示す第2から第8のしきい値領域とを合わせた8個のしきい値領域により、第1から第3ビットで表わせられる3ビットのデータを記憶可能である。メモリコントローラは、バッファを備え、バッファに保存された第1ビットのデータを指定した第1プログラム用コマンドを不揮発性メモリに送信した後に、バッファに保存された第1ビットのデータを削除し、バッファに保存された第2及び第3ビットのデータを指定した第2プログラム用コマンドを不揮発性メモリに送信するように構成される。【選択図】図7

6. 发明专利

JP2020030881A メモリシステム审中-公开
公开(公告)号：JP2020030881A
公开(公告)日：2020-02-27
申请号：JP2019215688
申请日：2019-11-28
申请人：キオクシア株式会社
发明人：原徳正 , 柴田昇
IPC分类号： G11C16/04 , G11C16/08 , G11C16/10 , G11C16/34 , G11C16/26 , G11C11/56
摘要：【課題】セル間相互干渉を抑制しつつ、メモリコントローラの書き込みバッファ量を低減することができるメモリシステムを提供すること。【解決手段】実施形態のメモリシステムは、複数のメモリセルを有する不揮発性メモリと、メモリコントローラと、を備える。前記複数のメモリセルは、各々が、データが消去された消去状態を示す第1のしきい値領域と、前記第1のしきい値領域よりも電圧レベルが高くデータが書き込まれた書き込み状態を示す第2から第16のしきい値領域とを合わせた16個のしきい値領域により、第1から第4ビットで表わせられる4ビットのデータを記憶可能である。前記メモリコントローラは、前記第1ビット及び前記第2ビットのデータを書き込む第1プログラムを前記不揮発性メモリに行わせた後に、前記第3ビット及び前記第4ビットのデータを書き込む第2プログラムを前記不揮発性メモリに行わせる。【選択図】図32

7. 发明专利

JP2022002160A メモリシステム审中-公开
公开(公告)号：JP2022002160A
公开(公告)日：2022-01-06
申请号：JP2020144847
申请日：2020-08-28
申请人：キオクシア株式会社
发明人：原徳正 , 柴田昇
IPC分类号： G06F12/00 , G11C16/04 , G11C16/10 , H01L21/336 , H01L29/788 , H01L29/792 , H01L27/11582 , H01L27/11573 , H01L27/11556 , H01L27/11526 , G11C11/56
摘要：【課題】セル間相互干渉を避け、書き込みバッファの容量を削減し、ビットエラー率の偏りを抑制する。【解決手段】メモリシステム内のメモリコントローラは、メモリセルにおけるしきい値領域が、第1ビット、第2ビット、第4ビットのデータに応じて、データが消去された消去状態を示す第17のしきい値領域と、第17のしきい値領域よりも電圧レベルが高くデータが書き込まれた書き込み状態を示す第18乃至第24のしきい値領域のいずれかのしきい値領域となるように第1プログラムを不揮発性メモリに行わせ、メモリセルにおけるしきい値領域が、第3ビットのデータに応じて、第17乃至第24のしきい値領域のうちいずれかのしきい値領域から第1乃至第16のしきい値領域のうちの2個のしきい値領域内のいずれかのしきい値領域となるように第2プログラムを不揮発性メモリに行わせ、第2プログラムを不揮発性メモリに行わせる場合に、第2ビットのデータと第3ビットのデータとを不揮発性メモリへ入力する。【選択図】図1

8. 发明专利

JP6949178B2 メモリシステム有权
公开(公告)号：JP6949178B2
公开(公告)日：2021-10-13
申请号：JP2020125604
申请日：2020-07-22
申请人：キオクシア株式会社
发明人：原徳正 , 柴田昇
IPC分类号： G11C16/04 , G11C16/10 , G11C16/34 , G06F12/00 , G11C11/56

9. 发明专利

JP6753746B2 半導体記憶装置有权
公开(公告)号：JP6753746B2
公开(公告)日：2020-09-09
申请号：JP2016180593
申请日：2016-09-15
申请人：キオクシア株式会社
发明人：清水孝洋 , 柴田昇 , 前嶋洋
IPC分类号： G11C16/26

10. 发明专利

JP6856400B2 半導体記憶装置及びメモリシステム有权
公开(公告)号：JP6856400B2
公开(公告)日：2021-04-07
申请号：JP2017029095
申请日：2017-02-20
申请人：キオクシア株式会社
发明人：柴田昇 , 原徳正
IPC分类号： G11C16/10 , G11C16/04 , G11C11/56

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式