专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

2. 发明专利

JP4668183B2 How to reduce the effects of dark current and defective pixel in the imaging device and apparatus 有权
公开(公告)号：JP4668183B2
公开(公告)日：2011-04-13
申请号：JP2006517546
申请日：2004-06-24
申请人：マイクロンテクノロジーインコーポレイテッドMicron Technology,Incorporated
发明人：チャンドラ、モウリ
IPC分类号： H04N5/361 , H04N5/16 , H04N5/217 , H04N5/357 , H04N5/369 , H04N9/64
CPC分类号： H04N5/335 , H04N5/361 , H04N5/367

3. 发明专利

JP2011066436A Multi-state memory cell with asymmetric charge trapping 审中-公开
标题翻译：具有不对称电荷捕获的多状态存储单元
公开(公告)号：JP2011066436A
公开(公告)日：2011-03-31
申请号：JP2010247676
申请日：2010-11-04
申请人： Micron Technology Inc , マイクロンテクノロジー、インコーポレイテッド
发明人： PRALL KIRK
IPC分类号： H01L29/792 , G11C16/02 , G11C16/04 , H01L21/8247 , H01L27/10 , H01L27/115 , H01L29/788
CPC分类号： H01L29/7887 , H01L29/7923
摘要： PROBLEM TO BE SOLVED: To provide a NAND type multi-state memory cell capable of achieving high memory density, low power consumption, and high reliability. SOLUTION: A NAND type multi-state memory cell has two drain/source regions on a substrate. At the upper part of the substrate between the two drain/source regions, an oxide-nitride-oxide structure is formed. The nitride layer acts as an asymmetric charge trapping layer. At the upper part of the oxide-nitride-oxide structure, a control gate is disposed. By applying an asymmetrical bias across the drain/source region, a high voltage is generated therein. Thereby, GIDL (Gate Induced Drain Leakage) hole injection processing is performed for the trapping layer substantially adjacent the drain/source region and holes are injected in an asymmetrical distribution. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供能够实现高存储密度，低功耗和高可靠性的NAND型多状态存储单元。解决方案：NAND型多态存储单元在衬底上具有两个漏极/源极区域。在两个漏极/源极区之间的衬底的上部，形成氧化物 - 氧化物 - 氧化物结构。氮化物层用作不对称电荷捕获层。在氧化物 - 氧化物 - 氧化物结构的上部设置有控制栅极。通过在漏极/源极区域上施加不对称偏置，在其中产生高电压。由此，对于基本上与漏极/源极区域相邻的捕获层进行GIDL（栅极引入漏极泄漏）空穴注入处理，并且以非对称分布注入空穴。版权所有（C）2011，JPO＆INPIT

4. 发明专利

JP2011024222A Pixel signal binning and interpolation in column circuits of sensor circuit 有权
标题翻译：传感器电路柱电路中的像素信号激活和插值
公开(公告)号：JP2011024222A
公开(公告)日：2011-02-03
申请号：JP2010173878
申请日：2010-08-02
申请人： Micron Technology Inc , マイクロンテクノロジーインコーポレイテッドMicron Technology,Incorporated
发明人： KRYMSKI ALEXANDER
IPC分类号： H04N5/347 , H01L27/14 , H01L27/146 , H04N5/363 , H04N5/365 , H04N5/374 , H04N5/378 , H04N9/07
CPC分类号： H04N5/347
摘要： PROBLEM TO BE SOLVED: To provide an imaging circuit capable of executing various sub resolution processes to minimize the influences of aliasing by integrating binning in a readout circuit.
SOLUTION: A binning circuit and related method are provided, wherein pixel signals from column circuits in a sensor circuit are sampled and interpolated. The binning circuit samples analog pixel and reset signals from different sensor circuit column lines. Once a predetermined number of column lines are sampled in the binning circuit, the sampled pixel signals are averaged together in one operation, while the reset signals are averaged together in another operation.
COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供一种能够执行各种子分辨率处理的成像电路，以通过在读出电路中积分分组来最小化混叠的影响。解决方案：提供了一种组合电路及相关方法，其中来自传感器电路中的列电路的像素信号被采样和内插。分级电路对来自不同传感器电路列线的模拟像素和复位信号进行采样。一旦在合并电路中对预定数量的列线进行采样，则在一次操作中采样像素信号被平均化，而在另一操作中复位信号被平均化。版权所有（C）2011，JPO＆INPIT

6. 发明专利

JP4468451B2 Apparatus and method for processing image 有权
标题翻译：空值
公开(公告)号：JP4468451B2
公开(公告)日：2010-05-26
申请号：JP2007530094
申请日：2005-08-24
申请人：マイクロンテクノロジーインコーポレイテッドMicron Technology,Incorporated
发明人：イリア、オフシアニコフ
IPC分类号： H04N1/407 , G06T5/00 , H04N1/024 , H04N5/369
CPC分类号： G06T5/40 , G06T5/003 , G06T5/008 , G06T7/181 , G06T2207/20192

8. 发明专利

JP4128081B2 Route designation by the anti-fuse of the die 有权
公开(公告)号：JP4128081B2
公开(公告)日：2008-07-30
申请号：JP2002574230
申请日：2002-03-15
申请人：マイクロンテクノロジー,インコーポレイテッドMicron Technology, Inc.
发明人：デュースマン，ケビン
IPC分类号： H01L21/82 , G11C5/06 , G11C11/401 , G11C29/48 , H01L23/525 , H03K19/177
CPC分类号： H03K19/1736 , G11C5/06 , G11C29/48 , H01L23/525 , H01L23/5252 , H01L2924/0002 , H01L2924/3011 , H03K17/693 , H01L2924/00

9. 发明专利

JP4081011B2 Programmable conductor random access memory and the write method 有权
公开(公告)号：JP4081011B2
公开(公告)日：2008-04-23
申请号：JP2003555520
申请日：2002-12-16
申请人：マイクロンテクノロジー,インコーポレイテッドMicron Technology, Inc.
发明人：ハッシュグレン
IPC分类号： G11C13/00 , G11C7/12 , G11C11/34 , G11C13/02 , G11C16/10 , H01L27/105 , H01L45/00
CPC分类号： G11C13/0011 , G11C7/12 , G11C13/0026 , G11C13/0069 , G11C2013/009 , G11C2213/79

10. 发明专利

JP2008512051A Apparatus and method for processing image 有权
标题翻译：空值
公开(公告)号：JP2008512051A
公开(公告)日：2008-04-17
申请号：JP2007530094
申请日：2005-08-24
申请人：マイクロンテクノロジーインコーポレイテッドMicron Technology,Incorporated
发明人：イリア、オフシアニコフ
IPC分类号： H04N1/407 , G06T5/00 , H04N1/024 , H04N5/369
CPC分类号： G06T5/40 , G06T5/003 , G06T5/008 , G06T7/181 , G06T2207/20192
摘要：画像を処理するための方法および装置である。特に、例示的な方法の一実施形態は、画素出力信号を生成する画素アレイに、画像を入力するステップと、画素出力信号に対して、画像エッジを画定する画素を検出する画像エッジ検出ルーチンを実行するステップと、エッジ画定画素の輝度強度値に基づいて、エッジ画定画素を、所定の複数の領域に分類するステップと、分類するステップを用いて、エッジ画定画素の輝度強度値の一範囲に関する非線形変換関数動作を定義するステップと、輝度強度値に対して、非線形変換関数を適用するステップと、適用された非線形変換関数を有するエッジ画定画素を用いて、入力画像から強化画像を生成するステップと、を備える。例示的な装置の一実施形態は、上述の方法を実行するプログラムされたプロセッサを備える。
摘要翻译：一种用于处理图像的方法和装置。具体地，该方法的一个示例性实施例包括将图像输入到产生像素输出信号的像素阵列中，对检测定义图像边缘的像素的像素输出信号执行图像边缘检测程序，将边缘限定像素分组成预定的多个基于所述边缘限定像素的亮度强度值的区域，使用所述分组来定义所述边缘限定像素的亮度强度值的范围上的非线性变换函数运算，将所述非线性变换函数应用于亮度强度值;以及使用具有所施加的非线性变换函数的边缘限定像素从输入图像产生增强图像。该装置的一个示例性实施例包括执行上述方法的编程处理器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式