专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明专利

JP2011081597A Cooperation analysis simulation device, linkage analysis simulation method, and cooperation analysis simulation program 有权
标题翻译：合作分析模拟装置，合作分析模拟方法和合作分析模拟程序
公开(公告)号：JP2011081597A
公开(公告)日：2011-04-21
申请号：JP2009233251
申请日：2009-10-07
申请人： Fujitsu Ltd , 富士通株式会社
发明人： TERAMAE KUMIKO , TAKEUCHI ATSUSHI
IPC分类号： G06F17/50 , G01R29/08
CPC分类号： G06F17/50 , G06F17/5036
摘要： PROBLEM TO BE SOLVED: To provide a cooperation analysis simulation device which makes the modeling of electronic circuit components and their connection parts easy and accurately reproduces a return path, and to provide a cooperation analysis simulation method and a cooperation analysis simulation program. SOLUTION: The cooperation analysis simulation device executes in a coordinated fashion an electromagnetic field analysis in a space in which a plurality of conductive layers to which electronic circuit components are connected exist and a circuit analysis to the electronic circuit components. In addition, the simulation device includes a virtual conductive-part generating part which generates virtual conductive parts which are virtual conductive parts in a section or area which includes a plurality of connection parts which connect the electronic circuit components with the plurality of conductive layers, and a virtual connection-part generating part which generates virtual connection parts which virtually connect the virtual conductive parts with the conductive layers in positions at which the connection parts are connected to the conductive layers. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供一种使电子电路部件及其连接部分的建模容易且准确地再现返回路径的协作分析仿真装置，并提供协作分析模拟方法和协作分析模拟程序。解决方案：协同分析模拟装置以与电子电路部件相连的存在电子电路部件的多个导电层和电路分析的空间中的协调方式执行电磁场分析。另外，该模拟装置包括：虚拟导电部生成部，其在包含将电子电路部件与多个导电层连接的多个连接部的部分或区域中产生作为虚拟导电部的虚拟导电部，以及虚拟连接部生成部，其生成在将连接部连接到导电层的位置上虚拟连接虚拟导电部与导电层的虚拟连接部。版权所有（C）2011，JPO＆INPIT

72. 发明专利

JP2011065465A Circuit simulation method 有权
标题翻译：电路仿真方法
公开(公告)号：JP2011065465A
公开(公告)日：2011-03-31
申请号：JP2009215974
申请日：2009-09-17
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： YAMADA KENTA
IPC分类号： G06F17/50
CPC分类号： G06F17/5036
摘要： PROBLEM TO BE SOLVED: To provide a circuit simulation method that properly estimates parasitic resistance of a terminal part of a semiconductor resistor element. SOLUTION: The simulation method of a semiconductor circuit includes a well resistor element 102 having a terminal part and a resistance body part, and a contact CT formed on the terminal part. In this case, the parasitic resistance Rt0 of the terminal part between the contact CT and the resistance body part is modeled by an expression Rt0=ρ 0 ×(L'+L' 0 )/(L'×(W'+W' 0 )). In the expression, ρ 0 , L' 0 , W' 0 indicate fitting parameters, L' indicates a length of the terminal part in a longitudinal direction of the well resistor element, and W' indicates a width of the terminal part in a width direction of the well resistor element. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供一种适当地估计半导体电阻元件的端子部分的寄生电阻的电路仿真方法。解决方案：半导体电路的模拟方法包括具有端子部分和电阻体部分的阱电阻器元件102和形成在端子部分上的接触CT。在这种情况下，接触CT和电阻体部分之间的端子部分的寄生电阻Rt0由表达式Rt0 =ρ 0 ×（L'+ L' 0 < SB>）/（L '×（W' + W' 0 ））。在表达式中，ρ 0 ，L' 0 ，W' 0 表示拟合参数，L'表示终端部分的长度阱电阻器元件的纵向方向，W'表示端子部分在阱电阻器元件的宽度方向上的宽度。版权所有（C）2011，JPO＆INPIT

73. 发明专利

JP2011065464A Circuit simulation method 有权
标题翻译：电路仿真方法
公开(公告)号：JP2011065464A
公开(公告)日：2011-03-31
申请号：JP2009215973
申请日：2009-09-17
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： YAMADA KENTA
IPC分类号： G06F17/50 , H01L21/82 , H01L21/822 , H01L27/04
CPC分类号： G06F17/5036
摘要： PROBLEM TO BE SOLVED: To provide a circuit simulation method that properly estimates parasitic resistance of a terminal part of a semiconductor resistor element. SOLUTION: The simulation method for a semiconductor circuit includes a semiconductor resistor element 102, a plurality of contacts CT arranged on the terminal part of the semiconductor resistor element 102 at equal intervals in width and longitudinal directions of the semiconductor resistor element 102, and a wiring 101 formed on the plurality of contacts CT. A ratio of a resistance value of one contact CT and a parasitic resistance value by the semiconductor resistor element 102 between the contacts CT adjacent in the longitudinal direction is defined as a constant k. A parasitic resistance net including the terminal part of the semiconductor resistor element 102 and the plurality of contacts CT is modeled by using the constant k. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供一种适当地估计半导体电阻元件的端子部分的寄生电阻的电路仿真方法。解决方案：半导体电路的仿真方法包括半导体电阻元件102，半导体电阻元件102的宽度方向和长度方向等间隔配置在半导体电阻元件102的端子部上的多个触点CT，以及形成在多个触点CT上的布线101。通过半导体电阻元件102在纵向相邻的触点CT之间的一个触点CT的电阻值与寄生电阻值的比率被定义为常数k。通过使用常数k对包括半导体电阻元件102的端子部分和多个触点CT的寄生电阻网进行建模。版权所有（C）2011，JPO＆INPIT

74. 发明专利

JP4660478B2 Interference analysis device of circuit wiring, interference analysis program as well as the database to be used in the interference analysis device, asymmetric coupled line model 有权
公开(公告)号：JP4660478B2
公开(公告)日：2011-03-30
申请号：JP2006522166
申请日：2006-04-14
申请人：パナソニック株式会社
发明人：哲義小掠 , 直樹小松 , 徹山田 , 秀樹岩城
IPC分类号： G06F17/50
CPC分类号： G06F17/5036 , H05K1/0216 , H05K3/0005

75. 发明专利

JP4608179B2 Capacitance parameter calculation method of the Mosfet equivalent circuit model 有权
公开(公告)号：JP4608179B2
公开(公告)日：2011-01-05
申请号：JP2002370137
申请日：2002-12-20
申请人：ルネサスエレクトロニクス株式会社
发明人：容久成田 , 成孝熊代
IPC分类号： G01R31/26 , H01L21/336 , G06F9/45 , G06F17/50 , H01L29/00 , H01L29/78
CPC分类号： G06F17/5036

76. 发明专利

JP4605550B2 Capacitor placement method 有权
公开(公告)号：JP4605550B2
公开(公告)日：2011-01-05
申请号：JP2008262713
申请日：2008-10-09
申请人：日本電気株式会社
发明人：広平内田
IPC分类号： H01L21/82 , G06F17/50 , H01L21/822 , H01L27/04
CPC分类号： G06F17/5036

77. 发明专利

JP4582962B2 Power network analysis method, a computer program that runs the power network analysis method, a recording medium, and a power supply network analyzer 有权
公开(公告)号：JP4582962B2
公开(公告)日：2010-11-17
申请号：JP2001174643
申请日：2001-06-08
申请人：富士通セミコンダクター株式会社
发明人：栄司藤根
IPC分类号： G01R31/28 , H01L21/82 , G06F17/50
CPC分类号： G06F17/5036

78. 发明专利

JP2010257459A System and method for simulating printed circuit board design specification 审中-公开
标题翻译：用于模拟印刷电路板设计规范的系统和方法
公开(公告)号：JP2010257459A
公开(公告)日：2010-11-11
申请号：JP2010097901
申请日：2010-04-21
申请人： Hon Hai Precision Industry Co Ltd , 鴻海精密工業股▲ふん▼有限公司
发明人： LI SHEN-CHUN , CHEN YUNG-CHIEH , HSU SHOU-KUO
IPC分类号： G06F17/50 , H05K3/00
CPC分类号： G06F17/5036
摘要： PROBLEM TO BE SOLVED: To provide a system and method for simulating printed circuit board design specifications.
SOLUTION: The system for simulating circuit board design specifications includes: a simulation computer including a design specification simulating unit; and a memory. The design specification simulating unit includes: a signal grouping module which extracts a design data file of the circuit board from the memory, and extracts a differential signal from the design data file of the circuit board to be constituted as a plurality of differential signal pairs; a design standard setting module which sets electric characteristic specifications of each differential signal pair; an instruction set generating module which compiles design standard of all the differential signal pairs into one instruction set; and an actual standard generating module which generates an actual standard file of the circuit board by integrating the generated instruction set into the design data file of the circuit board and stores the actual standard file in the memory. In addition, the present technplogy also relates to the method for simulating circuit board design specification.
COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供用于模拟印刷电路板设计规范的系统和方法。解决方案：模拟电路板设计规范的系统包括：模拟计算机，包括设计规范模拟单元; 和记忆。设计规范模拟单元包括：信号分组模块，从存储器提取电路板的设计数据文件，并从电路板的设计数据文件中提取构成多个差分信号对的差分信号; 设置标准设定模块，其设定各差分信号对的电特性规格; 指令集生成模块，其将所有差分信号对的设计标准编译成一个指令集; 以及实际标准生成模块，其通过将生成的指令集合到电路板的设计数据文件中来生成电路板的实际标准文件，并将实际标准文件存储在存储器中。另外本技术还涉及到电路板设计规范的模拟方法。版权所有（C）2011，JPO＆INPIT

79. 发明专利

JP4558613B2 The design support apparatus of the circuit board, designing method of the circuit board, and noise analysis program 有权
公开(公告)号：JP4558613B2
公开(公告)日：2010-10-06
申请号：JP2005254806
申请日：2005-09-02
申请人：パナソニック株式会社
发明人：智哉前川 , 哲義小掠 , 徹山田
IPC分类号： G06F17/50 , G01R29/08
CPC分类号： G06F17/5036 , G06F2217/82

80. 发明专利

JP2010529648A Rapid method of estimating the threshold voltage variation of layout-dependent in Mosfet array 有权
公开(公告)号：JP2010529648A
公开(公告)日：2010-08-26
申请号：JP2010510378
申请日：2008-01-17
申请人：シノプシスインコーポレイテッドSyn0Psys, Inc.
发明人：ディパンカールプラマニク， , ヴィクターモロッズ，
IPC分类号： H01L21/82 , H01L21/336 , H01L21/8234 , H01L27/088 , H01L29/00 , H01L29/78 , H01L29/786
CPC分类号： H01L21/823412 , G06F17/5036 , H01L21/823425 , H01L27/0207
摘要：集積回路レイアウトにおいて、レイアウトによって誘起される閾値電圧の変動を自動的に推定する方法。前記方法は、解析のために前記レイアウト内の拡散領域を選択する工程で始まる。続いて、システムが、選択された領域のＳｉ／ＳＴＩエッジと、チャネル領域と、前記チャネル領域に結合するゲート／Ｓｉエッジを特定する。次に、特定されたチャネル領域夫々における閾値電圧の変動を特定する。この工程には、縦方向の効果による閾値電圧変動を計算する工程と、横方向の効果による閾値電圧変動を計算する工程と、縦方向と横方向の変動を組み合わせて全体の変動を計算する工程が必要である。最後に、個々のチャネルにおける変動を組み合わせることにより変動の合計が決定される。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式