专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明专利

JP5617508B2 クロック発生器、及び電子機器有权
标题翻译：时钟发生器，和电子设备
公开(公告)号：JP5617508B2
公开(公告)日：2014-11-05
申请号：JP2010226271
申请日：2010-10-06
申请人：富士通セミコンダクター株式会社
发明人：順吏宮崎 , 順吏宮崎
IPC分类号： H03L7/18 , G06F1/04 , H03C3/00 , H03L7/093
CPC分类号： G06F1/04 , H03C3/00 , H03L7/08 , H03L7/18

62. 发明专利

JP2014187557A Pll circuit 有权
标题翻译： PLL电路
公开(公告)号：JP2014187557A
公开(公告)日：2014-10-02
申请号：JP2013061190
申请日：2013-03-23
申请人： Yamaha Corp , ヤマハ株式会社
发明人： SAWARA TAKUYA
IPC分类号： H03L7/095 , H03K5/19 , H03L7/093 , H03L7/14 , H04L7/033
CPC分类号： H03L7/08 , H03L7/14
摘要： PROBLEM TO BE SOLVED: To provide a PLL circuit that can minimize a fluctuation in the frequency of a generated clock and continue outputting an audio signal instead of muting the audio signal even if an anomaly is detected in an external clock.SOLUTION: The PLL circuit for generating a generated clock synchronized with an external clock by a phase-locked loop includes first detection means for detecting whether or not the generated clock is synchronized with the external clock, and measurement means for measuring at least either of a high time from a rise to a fall of the external clock and a low time from a fall to a rise thereof. When it is detected that a variation in the high time or the low time has become equal to or greater than a predetermined value as the generated clock is synchronized with the external clock, the frequency of the generated clock is fixed at a frequency output at the time point and the output of the generated clock is continued.
摘要翻译：要解决的问题：提供一种可以使产生的时钟的频率波动最小化的PLL电路，并且即使在外部时钟中检测到异常，也可继续输出音频信号而不是静音音频信号。解决方案：PLL电路用于通过锁相环产生与外部时钟同步的产生的时钟，包括用于检测所产生的时钟是否与外部时钟同步的第一检测装置，以及用于测量从上升到高的时间中的至少一个的测量装置到外部时钟的下降，并从低到高的时间。当产生的时钟与外部时钟同步时，当检测到高时间或低时间的变化已经变得等于或大于预定值时，所产生的时钟的频率固定在时间点和生成的时钟的输出继续。

63. 发明专利

JP2014161086A Duty cycle adjustment for local oscillator signal 有权
标题翻译：用于本地振荡器信号的占空比调整
公开(公告)号：JP2014161086A
公开(公告)日：2014-09-04
申请号：JP2014085619
申请日：2014-04-17
申请人： Qualcomm Incorporated , クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人： VINOD V PANIKKATH , LIU LI
IPC分类号： H03K5/04
CPC分类号： H03K5/1565 , H03K3/017 , H03L7/08
摘要： PROBLEM TO BE SOLVED: To adjust a duty cycle of a local oscillator signal employed in an RF communications.SOLUTION: A local oscillator (LO) module comprises a local oscillator and a feedback circuit. The local oscillator, biased at a supply voltage, generates a local oscillator signal having a duty cycle. The feedback circuit makes an absolute adjustment of the duty cycle of the local oscillator signal in response to a difference between a first voltage signal, representing a voltage level of the local oscillator signal, and a second voltage signal, representing a voltage level of a portion of the supply voltage corresponding to a desired duty cycle for the local oscillator signal.
摘要翻译：要解决的问题：调整在RF通信中采用的本地振荡器信号的占空比。解决方案：本地振荡器（LO）模块包括本地振荡器和反馈电路。以电源电压偏置的本地振荡器产生具有占空比的本地振荡器信号。响应于表示本地振荡器信号的电压电平的第一电压信号和表示本地振荡器信号的电压电平的第二电压信号之间的差异，反馈电路对本地振荡器信号的占空比进行绝对调整，的电源电压对应于本地振荡器信号的期望占空比。

65. 发明专利

JP5515379B2 Phase synchronization circuit 有权
公开(公告)号：JP5515379B2
公开(公告)日：2014-06-11
申请号：JP2009093093
申请日：2009-04-07
申请人：アイコム株式会社
发明人：耕一郎山口
IPC分类号： H03L7/093
CPC分类号： H03L7/08 , H03L7/0891 , H03L7/093

66. 发明专利

JP5513359B2 A semiconductor device and a control system for a motor vehicle 有权
公开(公告)号：JP5513359B2
公开(公告)日：2014-06-04
申请号：JP2010286263
申请日：2010-12-22
申请人：ルネサスエレクトロニクス株式会社
发明人：悟史吉田 , 伸行黒澤 , 健太佐々木
IPC分类号： G06F1/04 , G06F15/78
CPC分类号： G06F1/3243 , G06F1/04 , G06F15/78 , H03L7/08 , H03L7/14 , H03L2207/08

67. 发明专利

JPWO2012070305A1 ＰＬＬ回路审中-公开
公开(公告)号：JPWO2012070305A1
公开(公告)日：2014-05-19
申请号：JP2012545643
申请日：2011-09-20
申请人：日本電気株式会社
发明人：英作佐々木 , 英作佐々木
IPC分类号： H04L27/38 , H03L7/06 , H03L7/08 , H03L7/093
CPC分类号： H03L7/08 , H03L7/0807 , H03L7/091 , H04L27/0014 , H04L27/38 , H04L2027/0067
摘要：信号対雑音電力比に応じて位相または振幅の分散が変化する復調信号から位相誤差情報を抽出し、負帰還制御をかけることで、復調信号の位相誤差を抑圧するPLL回路は、位相誤差情報として、位相誤差の値に対応した位相誤差信号を出力する位相誤差検出器と、位相誤差信号の表現範囲を一定値以下に制限し、制限の加わった位相誤差信号を出力するリミッタ回路と、制限の加わった位相誤差信号に基づいて制御信号を出力し周波数特性を決定するループフィルタと、を含む。

68. 发明专利

JP5480896B2 Injection-locked odd divider and pll circuit 有权
公开(公告)号：JP5480896B2
公开(公告)日：2014-04-23
申请号：JP2011519541
申请日：2011-01-21
申请人：パナソニック株式会社
发明人：高広嶋 , 潤二佐藤 , 真史小林
IPC分类号： H03K27/00 , H03K3/354 , H03L7/08 , H03L7/10
CPC分类号： H03K3/2885 , H03L7/08

69. 发明专利

JP2013197808A Phase synchronization circuit and phase comparison method 有权
标题翻译：相位同步电路和相位比较方法
公开(公告)号：JP2013197808A
公开(公告)日：2013-09-30
申请号：JP2012061915
申请日：2012-03-19
申请人： Fujitsu Ltd , 富士通株式会社
发明人： HONGO HIRONOBU
IPC分类号： H03L7/14 , G06F1/12 , H03K5/26 , H03L7/08 , H03L7/10
CPC分类号： H03L7/08 , H03L7/085
摘要： PROBLEM TO BE SOLVED: To improve the followability of an output signal against a change in an input signal.SOLUTION: A frequency divider 1a divides the frequency of an input signal. An LPF 1b has input thereto a signal having an average phase calculated by a calculation unit 1e, which was frequency divided by the frequency divider 1a. The LPF 1b cuts the high frequency component of the input signal before it is output. A VCO 1c varies the frequency of an output signal on the basis of the signal output from the LPF 1b. A frequency divider 1d divides the frequency of the signal output by the VCO 1c. The calculation unit 1e calculates a difference in phase between a signal REF output by the frequency divider 1a and a signal COMP output by the frequency divider 1d during phases N0 to N1023 within one cycle of the signal REF output by the frequency divider 1a, and calculates the average of the phase differences.
摘要翻译：要解决的问题：提高输出信号对输入信号变化的跟随性。解决方案：分频器1a分频输入信号的频率。 LPF 1b向其输入具有由分频器1a分频的计算单元1e计算的平均相位的信号。 LPF 1b在输出信号输入之前切断输入信号的高频分量。 VCO 1c基于从LPF 1b输出的信号来改变输出信号的频率。分频器1d分频由VCO 1c输出的信号的频率。计算单元1e计算由分频器1a输出的信号REF与由分频器1a输出的信号REF的一个周期内的相位N0至N1023期间由分频器1d输出的信号COMP之间的相位差，并且计算相位差的平均值。

70. 发明专利

JP5202653B2 Converter and the converter control method 有权
公开(公告)号：JP5202653B2
公开(公告)日：2013-06-05
申请号：JP2010549955
申请日：2010-08-16
申请人：エンパイアテクノロジーディベロップメントエルエルシー
发明人：和昭中山
IPC分类号： H02M3/28
CPC分类号： H02M3/337 , H02M2001/0041 , H03L7/08 , Y02B70/1433

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式