专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明专利

JP2012504842A Using a reference cell, the soft data generation method and apparatus of memory devices 有权
公开(公告)号：JP2012504842A
公开(公告)日：2012-02-23
申请号：JP2011530195
申请日：2009-09-30
申请人：エルエスアイコーポレーション
发明人：イヴコヴィック，ミロス , ヴィットヤエヴ，アンドレイ , エン，ジョンソン , クラチコヴスキー，ヴィクター , バーガー，ハーレイ，エフ．，ジュニア , ハラッチ，エリッチ，エフ． , ミラディノヴィック，ネナド
IPC分类号： G11C29/42 , G06F12/16 , G11C16/02 , G11C16/04 , G11C16/06
CPC分类号： G11C16/26 , G06F11/1012 , G06F11/1068 , G06F12/0246 , G06F2212/1032 , G06F2212/2022 , G11C7/02 , G11C7/04 , G11C11/16 , G11C11/5642 , G11C16/0483 , G11C16/3418 , G11C2211/5634
摘要：基準セルを使用する、メモリ・デバイスの軟データ生成の方法および装置を提供する。少なくとも１つの軟データ値が、１つまたは複数の基準セルに既知のデータを書き込むことと、基準セルのうちの１つまたは複数を読み取ることと、読み取られた１つまたは複数の基準セルに基づいて読取統計を入手することと、入手された読取統計に基づいて少なくとも１つの軟データ値を入手することとによって、メモリ・デバイス内で生成される。読取統計を、オプションで、メモリ・アレイの１つまたは複数の所望の位置について、あるいは１つまたは複数のアグレッサ・セル内の所与のパターンＰＡＴＴについて、入手することができる。読取統計は、オプションで、複数の可能な値について入手された非対称統計を含むことができる。

62. 发明专利

JP2012027988A Semiconductor storage device and control method for the same 审中-公开
标题翻译：半导体存储器件及其控制方法
公开(公告)号：JP2012027988A
公开(公告)日：2012-02-09
申请号：JP2010166489
申请日：2010-07-23
申请人： Toshiba Corp , 株式会社東芝
发明人： TAKEKIDA HIDEHITO
IPC分类号： G11C16/06 , G11C16/04
CPC分类号： G11C16/0483 , G11C16/10 , G11C16/3418
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor storage device which allows sufficient current to flow in a non-selected cell adjacent to a selected cell.SOLUTION: In a semiconductor storage device, gates of nonvolatile memory cells serially connected in the row direction are connected to word lines in the column direction. When data is read, a first read pass voltage is applied to a first adjacent word line adjacent to the selected word line, a second read pass voltage higher than the first read pass voltage is applied to a second adjacent word line adjacent to the opposing side of the selected word line of the first adjacent word line, and a third read pass voltage which is higher than the first read pass voltage and lower than the second read pass voltage is applied to the other non-selected word lines.
摘要翻译：要解决的问题：提供一种半导体存储装置，其允许足够的电流在与所选择的单元相邻的未选择的单元中流动。解决方案：在半导体存储装置中，沿行方向串联连接的非易失性存储单元的栅极在列方向上连接到字线。当读取数据时，将第一读取通过电压施加到与所选择的字线相邻的第一相邻字线，将高于第一读取通过电压的第二读取通过电压施加到与相对侧相邻的第二相邻字线的第一相邻字线的选定字线和比第一读通过电压高且低于第二读通过电压的第三读通过电压被施加到其他未选择的字线。版权所有（C）2012，JPO＆INPIT

63. 发明专利

JP2012502408A Data storage request is reduced, the multi-pass programming of the memory 有权
公开(公告)号：JP2012502408A
公开(公告)日：2012-01-26
申请号：JP2011526944
申请日：2009-09-09
申请人：サンディスクコーポレイションSanDisk Corporation
发明人：ゲルトヤンヘミンク , 達三輪
IPC分类号： G11C16/02 , G11C16/04
CPC分类号： G11C11/5628 , G11C16/3418 , G11C2211/5621
摘要：プログラムデータ装置の要求が減少する一方で、マルチパスプログラミング処理における、不揮発性記憶装置内の隣接するフローティングゲート間の結合の影響が減少する。この手法では、順序を外れて、またはジグザクなワードライン順番で、記憶素子がプログラムされる。特定のワードラインが粗プログラムパスでプログラムされ、その後、他のワードラインがファインプログラムパスでプログラムされ、その後、特定のワードラインが読み出される。特定のワードラインの記憶素子に結合による影響を与える粗プログラムパスによって他のワードラインがプログラムされる前に、特定のワードラインが読み出される。引き続いて、特定のワードラインに対してファインプログラムパスを実行するために、読み出しデータが使用される。これにより、記憶装置のハードウェアの電力消費とともにサイズを減少することができるように、多数のワードラインのプログラムデータを同時に記憶する必要性を回避できる。

64. 发明专利

JP4855271B2 Method of reading negative product memory to compensate for the coupling between the storage element 有权
公开(公告)号：JP4855271B2
公开(公告)日：2012-01-18
申请号：JP2006551163
申请日：2005-01-13
申请人：サンディスクコーポレイションSanDisk Corporation
发明人：チェン、ジアン
IPC分类号： G11C16/02 , G11C11/56 , G11C16/04 , G11C16/26 , H01L27/115
CPC分类号： G11C16/3422 , G11C11/5642 , G11C16/0483 , G11C16/26 , G11C16/3418 , H01L27/115

65. 发明专利

JP4834676B2 System and method for using the on-chip non-volatile memory write cache 有权
公开(公告)号：JP4834676B2
公开(公告)日：2011-12-14
申请号：JP2007548312
申请日：2005-12-14
申请人：サンディスクコーポレイション
发明人：エム．コンレー，ケビン , シダー，ヨーラム
IPC分类号： G06F12/16 , G06F12/00 , G06F12/08
CPC分类号： G06F12/0893 , G06F12/0246 , G06F12/0804 , G06F2212/7203 , G11C16/12 , G11C16/3418 , G11C16/3427 , G11C2207/2245 , G11C2216/14

66. 发明专利

JP4813264B2 Storage system 有权
公开(公告)号：JP4813264B2
公开(公告)日：2011-11-09
申请号：JP2006164236
申请日：2006-06-14
申请人：株式会社日立製作所
发明人：俊二川村 , 賢哲江口 , 恭男渡辺
IPC分类号： G06F3/08 , G06F12/00 , G06F12/16
CPC分类号： G06F3/0646 , G06F3/0616 , G06F3/0679 , G06F3/0688 , G11C16/3418 , G11C16/3431

67. 发明专利

JP4806814B2 Multi-level programming in non-volatile memory device 有权
公开(公告)号：JP4806814B2
公开(公告)日：2011-11-02
申请号：JP2007558107
申请日：2006-02-28
申请人：ラウンドロックリサーチ、エルエルシー
发明人：リ，ディ
IPC分类号： G11C16/02 , G11C16/04
CPC分类号： G11C16/349 , G11C11/5628 , G11C16/0483 , G11C16/10 , G11C16/3418 , G11C16/3459 , G11C2211/5648 , G11C2216/14

68. 发明专利

JP2011527072A Method and apparatus for inter-writing side cell interference mitigation in flash memory 有权
公开(公告)号：JP2011527072A
公开(公告)日：2011-10-20
申请号：JP2011516836
申请日：2009-06-30
申请人：エルエスアイコーポレーション
发明人：イヴコヴィック，ミロス , イエン，ジョンソン , ヴィトヤエーヴ，アンドレイ , クラチコヴスキー，ヴィクター , ハラッシュ，エリック，エフ． , ミラディノヴィック，ネナド
IPC分类号： G11C16/02 , G11C16/04
CPC分类号： G11C16/3427 , G06F11/1072 , G11C5/00 , G11C7/02 , G11C7/1006 , G11C11/5628 , G11C11/5642 , G11C16/10 , G11C16/3418
摘要：フラッシュ・メモリにおける書き込み側セル間干渉軽減のための方法および装置が提供される。フラッシュ・メモリにおける少なくとも１つのターゲット・セルに書き込まれるべきプログラム・データを獲得すること、このターゲット・セルより後にプログラミングされるべき少なくとも１つのアグレッサ・セルに関するプログラム・データの１つまたは複数のビットを獲得すること、および事前補償されたプログラム値を生成することによって、このターゲット・セルに関するセル間干渉を事前補償することによって、フラッシュ・メモリ・デバイスに書き込みが行われる。アグレッサ・セルは、ターゲット・セルと同一のワード線における隣接セル、および／またはターゲット・セルの上位または下位の隣接するワード線におけるセルなどの、ターゲット・セルに隣接する１つまたは複数のセルを備える。ターゲット・セルに関する事前補償されたプログラム値は、オプションとして、フラッシュ・メモリに供給される。

69. 发明专利

JP2011527067A Reduction of read disturb in a non-volatile memory 有权
公开(公告)号：JP2011527067A
公开(公告)日：2011-10-20
申请号：JP2011516749
申请日：2009-06-29
申请人：サンディスクコーポレイションSanDisk Corporation
发明人：クラウスシュグラフ , ニーマモクレシー
IPC分类号： G11C16/02 , G11C16/06
CPC分类号： G11C11/5642 , G11C16/3418 , G11C16/3427 , G11C29/00
摘要：不揮発性記憶装置において読み出しディスターブが低減される。一態様では、選択されたワードラインを読み出すために読み出しコマンドがホストから受信されたときに、読み出しのために選択されていないワードラインが無作為に選定され、その記憶素子が選択されたワードラインを読み出すための最適化された読み出し比較レベルを決定するために検出される。あるいは、選定されたワードラインの記憶素子を読み出す際に得られるエラー訂正基準に基づいてブロック全体に対してリフレッシュ動作が行なわれてもよい。リフレッシュ動作は、選択されたワードラインが読み出しのために繰り返し選択されて他のワードラインがさらに読み出しディスターブに曝されるときに特に有用である。別の態様では、複数のデータ状態が記憶されるとき、１つの読み出し比較レベルが、検出、たとえば、閾値電圧分布から得られ、他の読み出し比較レベルは式から導かれる。
【選択図】図７

70. 发明专利

JP2011210338A Nonvolatile semiconductor memory device 审中-公开
标题翻译：非易失性半导体存储器件
公开(公告)号：JP2011210338A
公开(公告)日：2011-10-20
申请号：JP2010079832
申请日：2010-03-30
申请人： Toshiba Corp , 株式会社東芝
发明人： IWAI MAKOTO
IPC分类号： G11C16/02 , G11C16/06
CPC分类号： G11C16/0483 , G11C16/10 , G11C16/3418
摘要： PROBLEM TO BE SOLVED: To provide a nonvolatile semiconductor device in which the reliability of a memory cell is improved without using an operational amplifier.SOLUTION: According to one embodiment, the nonvolatile semiconductor memory device includes: a memory cell array 10 including a plurality of memory cells; a plurality of word lines WL each connected in common to the memory cells arranged in a row direction of the plurality of memory cells and ; a voltage generator 13 including a clock signal cycle controller 22 configured to lengthen a cycle of a clock signal each time writing is performed at a stepped-up program voltage to the memory cells connected to a selected word line, and also being configured to generate a desired output voltage by using the clock signal. The clock signal cycle controller 22 controls in such a way that a boosting rate for writing at the stepped-up program voltage is kept nearly equal to the boosting rate for writing at an initial program voltage.
摘要翻译：要解决的问题：提供一种在不使用运算放大器的情况下提高存储单元的可靠性的非易失性半导体器件。解决方案：根据一个实施例，非易失性半导体存储器件包括：存储单元阵列10，包括多个记忆细胞; 多个字线WL，其共同地连接到沿多个存储单元的行方向排列的存储单元; 电压发生器13，包括时钟信号周期控制器22，其被配置为每当以升压编程电压执行向连接到所选字线的存储器单元执行写入时延长时钟信号的周期，并且还被配置为：通过使用时钟信号来获得所需的输出电压。时钟信号周期控制器22以这样的方式进行控制，使得用于在升压编程电压下的写入的升压速率几乎等于在初始编程电压下进行写入的升压速率。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式