专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明专利

JP2017505998A 半導体チップを相互接続するためのインタポーザを提供するための方法及び装置有权
标题翻译：为用于将半导体芯片互连提供内插器的方法和装置
公开(公告)号：JP2017505998A
公开(公告)日：2017-02-23
申请号：JP2016549259
申请日：2015-01-29
申请人：コーニングインコーポレイテッド
发明人：チャンドラチャパラヤ，サティシュ , クリストファーポラード，スコット
IPC分类号： H01L25/065 , H01L23/12 , H01L25/07 , H01L25/18
CPC分类号： H01L23/49833 , H01L21/4857 , H01L23/15 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L23/49894 , H01L24/17 , H01L24/81 , H01L25/0655 , H01L25/0657 , H01L2224/16145 , H01L2224/16225 , H01L2224/16227 , H01L2224/17181 , H01L2225/06513 , H01L2225/06517 , H01L2225/0652 , H01L2225/06548 , H01L2225/06572 , H01L2924/12042 , H01L2924/15311 , H01L2924/15788 , H05K1/0201 , H05K1/181 , H05K2201/068 , H01L2924/00
摘要：半導体パッケージ内で1つ以上の半導体チップを有機基板と相互接続するためのインタポーザのための方法及び装置が提供される。インタポーザは、表裏をなす第1及び第2の主表面を有し、第1の熱膨張係数(CTE1)を有する第1のガラス基板、表裏をなす第1及び第2の主表面を有し、第2の熱膨張係数(CTE2)を有する第2のガラス基板、並びに、第1のガラス基板と第2のガラス基板の間に配され、第1のガラス基板の第2の主表面を第2のガラス基板の第1の主表面に接合するためのインタフェースを有し、CTE1はCTE2より小さく、第1のガラス基板の第1の主表面は1つ以上の半導体チップを係合するためにはたらき、第2のガラス基板の第2の主表面は有機基板を係合するためにはたらく。
摘要翻译：提供了一种用于内插用于互连与所述有机基板的一个或多个半导体芯片的半导体封装的方法和装置。内插器具有第一和第二主表面上形成的正面和背面，具有热膨胀的第一系数（CTE 1），具有第一和第二主表面上形成的正面和背面的第一玻璃基板，具有热膨胀系数（CTE 2），并且，设置在所述第一玻璃基板和第二玻璃基板，在第一玻璃基板的所述第二主表面和所述第二之间的第二系数的第二玻璃基板用于连接所述玻璃基板的第一主表面的接口，CTE1小于CTE2，所述第一玻璃基板的第一主表面用于接合一个或多个半导体芯片，第二玻璃基板的第二主表面用于接合所述有机基板。

42. 发明专利

JP2017505721A 集積ＭＥＭＳシステム审中-公开
标题翻译：集成MEMS系统
公开(公告)号：JP2017505721A
公开(公告)日：2017-02-23
申请号：JP2016545361
申请日：2014-12-22
申请人：モーション・エンジン・インコーポレーテッド
发明人：ボイセル，ロバート・マーク , ロス，ルイス
IPC分类号： B81B7/02 , G01C19/5783 , H01L29/84
CPC分类号： G01P15/18 , B81B5/00 , B81B7/007 , B81B7/02 , B81B2201/0235 , B81B2201/0242 , B81B2201/0257 , B81B2201/0264 , B81B2201/0278 , B81B2201/0292 , B81B2207/012 , B81B2207/07 , G01P15/0802 , G01P15/125 , H01L2224/16145
摘要：本発明は、システム・オン・チップ(SoC:System on Chip)またはシステム・イン・パッケージ(SiP)を形成するためのMEMSデバイスとICチップとの集積化を可能にする、3Dシステム(「3DS」)MEMSアーキテクチャを提供する。集積MEMSシステムは、MEMS変換器を含む少なくとも1つのMEMSチップと、MEMS処理回路だけではなく補助信号を処理するための追加的な/補助的な回路も含む少なくとも1つのICチップとを備える。MEMSチップおよびICチップは、バンプ接合される。MEMSチップは、第1および第2の絶縁伝導路を含む。第1の経路は、処理のためにMEMS信号を変換器とICチップとの間で伝導し、第2の伝導路は、MEMSチップの全厚を通して延在して、追加的な回路で処理されるべき電力、RF、I/O、などの補助信号をICチップに伝導する。【選択図】図1A
摘要翻译：本发明是一个系统级芯片：使（SOC片上系统）或MEMS器件和IC芯片的集成在封装（SiP），3D系统，以形成一个系统（“3DS” ）提供一种MEMS结构。集成MEMS系统包括至少一个MEMS芯片，包括MEMS换能器，以及至少一个集成电路芯片还包括用于处理辅助信号不仅MEMS处理电路的附加/辅助电路。 MEMS芯片和IC芯片凸点接合。 MEMS芯片包括第一和第二绝缘导电路径。第一路径，所述换能器和IC芯片进行处理，所述第二导电通路，通过MEMS芯片的整个厚度延伸之间进行的MEMS信号，与附加电路处理 Rubeki功率，RF，导电辅助信号I / O等在IC芯片中。点域1A

43. 发明专利

JP6074985B2 半導体装置、固体撮像装置、および半導体装置の製造方法有权
标题翻译：半导体装置中，固态成像装置和半导体装置的制造方法
公开(公告)号：JP6074985B2
公开(公告)日：2017-02-08
申请号：JP2012218000
申请日：2012-09-28
申请人：ソニー株式会社
发明人：横山孝司
IPC分类号： H01L27/088 , H01L27/14 , H01L27/146 , H01L21/768 , H01L21/822 , H01L27/04 , H01L27/08 , H01L27/00 , H01L21/8234
CPC分类号： H01L27/1469 , H01L27/14603 , H01L27/14612 , H01L27/14634 , H01L27/1464 , H01L27/14687 , H01L27/14689 , H01L31/0224 , H01L31/028 , H01L31/18 , B82Y20/00 , H01L2224/16145 , Y10S977/742 , Y10S977/954

44. 发明专利

JP2017504189A フリップチップ・タイプの電子デバイス、およびフリップチップ・タイプの電子デバイスを製造するための方法审中-公开
标题翻译：的芯片倒装型的用于制造芯片倒装型电子器件的方法，和电子装置
公开(公告)号：JP2017504189A
公开(公告)日：2017-02-02
申请号：JP2016535229
申请日：2014-11-26
申请人：インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation , インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation
发明人：オッジョーニ、ステーファノ , ブルンシュヴァイラー、トーマス , シュロティグ、ゲルト
IPC分类号： H01L23/12 , H01L23/36 , H05K3/28 , H05K3/34
CPC分类号： H01L25/0657 , H01L21/4871 , H01L23/36 , H01L23/367 , H01L23/3736 , H01L23/49805 , H01L24/10 , H01L24/13 , H01L24/16 , H01L24/81 , H01L2224/10156 , H01L2224/10165 , H01L2224/10175 , H01L2224/131 , H01L2224/16145 , H01L2224/16225 , H01L2224/16237 , H01L2224/16238 , H01L2224/17181 , H01L2224/32145 , H01L2224/32225 , H01L2224/33181 , H01L2224/73204 , H01L2224/81007 , H01L2224/81009 , H01L2224/81191 , H01L2224/81907 , H01L2225/06513 , H01L2225/06517 , H01L2225/06565 , H01L2225/06589 , H01L2924/15311 , H01L2924/00 , H01L2924/014
摘要：【課題】フリップチップ・タイプの電子デバイスに関する解決策を提供する。【解決手段】詳細には、フリップチップ・タイプの電子デバイス(200、300、400、700、800)が、キャリア面(135、835)を有する少なくとも1つのチップ・キャリア(110、805)であって、キャリア面上に導電性材料の1つまたは複数の接点要素(140s、140p、740s、740p、840s、840p)を備えるチップ・キャリア(110、805)と、チップ面(120、720)を有する少なくとも1つの集積回路チップ(105、705)であって、対応する接点要素に各々が向く、チップ面上の導電性材料の1つまたは複数の端子(125s、125p、725s、725p)を備える集積回路チップ(105、705)と、各端子を対応する接点要素にはんだ付けするはんだ材料(150、750)と、接点要素への端子のはんだ付けの期間にはんだ材料を制限するための接点要素の周りの制限手段(210s、210p、310、410sl、410sd、410p、790s、790p、890s、890p)とを備え、キャリアが、端子からずれたチップ面に向くキャリア面上の熱的に伝導性の材料の1つまたは複数の熱放散要素(205s、205p、785s、785p、885s、885p)を備え、放散要素には何らはんだマスクがない。【選択図】図2
摘要翻译：本发明的一个目的是提供一种解决方案，倒装芯片类型的电子设备。的细节，倒装芯片型电子设备（200,300,400,700,800）是具有载体表面（135835）（110805）至少一种芯片载体满足 TE，一个或在载体表面上的导电材料的多个接触元件（140S，140P，740s，740p，840S，840P）和芯片载体（110805），其包括芯片表面（120720）至少一个集成电路，其包括具有芯片（105705），设置在面向每个相应的接触元件，在芯片表面上的导电材料的一个或多个终端（125S，125P，725s，725p），以集成电路芯片（105705），以及用于终端焊接到相应的接触元件（150750）的焊料材料，接触元件，以限制所述焊接材料用于焊接虽然所述终端向所述接触元件限制周围的提供（210S，210P，310,410sl，410sd，410P，790s，790P，890年代，890p）的装置和，关键利尔，一个或在载体表面上面对配备，所述耗散元件的前端面从终端偏离（205S，205P，785S，785p，885s，885p）导热材料更散热元件有没有没有焊料掩模。 .The

45. 发明专利

JP6073757B2 半導体装置有权
公开(公告)号：JP6073757B2
公开(公告)日：2017-02-01
申请号：JP2013163965
申请日：2013-08-07
申请人：ルネサスエレクトロニクス株式会社
发明人：山田直樹
IPC分类号： H01L25/07 , H01L25/18 , H01L25/065
CPC分类号： H01L25/0657 , H01L24/97 , H01L2224/16145 , H01L2224/16225 , H01L2225/06544 , H01L2924/0002 , H01L2924/15311 , H01L2924/181

46. 发明专利

JP2017022223A 貫通電極基板、貫通電極基板の製造方法、貫通電極基板を用いたインターポーザ及び半導体装置审中-公开
标题翻译：通过电极基板，使用贯通电极基板的制造的贯通电极基板，插入和半导体器件的方法
公开(公告)号：JP2017022223A
公开(公告)日：2017-01-26
申请号：JP2015137520
申请日：2015-07-09
申请人：大日本印刷株式会社
发明人：浅野雅朗 , 馬渡宏 , 岡村崇史
IPC分类号： H01L25/04 , H01L25/18 , H01L23/12 , H01L23/32
CPC分类号： H01L2224/16145 , H01L2224/48091 , H01L2224/73257
摘要：【課題】貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供する。【解決手段】本発明の一実施形態に係る貫通電極基板は、第1の面に設けられた第1の凹部と、前記第1の凹部の底部と前記第1の面と反対の面である第2の面とを貫通する貫通孔と、を有する基板と、前記第1の凹部側と前記第2の面側と前記貫通孔の少なくとも側壁とに配置された導電層と、を備える。【選択図】図1
摘要翻译：导电通孔的侧壁，以形成导电层的同时可以采取足以提供通过具有足够的刚性电极基板，以便能够实现所述集成电路或芯片。通过根据本发明的一个实施例的电极基板包括设置在第一表面上的第一凹部是所述相对的表面至底部到所述第一凹部的第一表面其包括具有通孔贯穿第二表面的基底，以及，和设置在所述第一凹侧的至少侧壁导电层和所述通孔的所述第二表面侧。点域1

47. 发明专利

JP2017004997A 半導体装置审中-公开
标题翻译：半导体设备
公开(公告)号：JP2017004997A
公开(公告)日：2017-01-05
申请号：JP2015114157
申请日：2015-06-04
申请人：キヤノン株式会社
发明人：中村伸治
IPC分类号： H01L25/07 , H01L25/18 , H01L23/36 , H01L23/12 , H01L25/065
CPC分类号： H01L2224/16145
摘要：【課題】複数の半導体集積回路が積層される半導体装置において、積層の中間部に位置する半導体集積回路の放熱性を向上する。【解決手段】半導体装置は、貫通導体を備える複数の半導体集積回路102、103、105、106、貫通導体を備え、複数の半導体集積回路が積層される基板101、および、貫通導体を備え、積層された半導体集積回路の少なくとも一部の間に積層される放熱部材104を有する。【選択図】図1
摘要翻译：本发明公开了其中多个半导体集成电路的被层压，以改善位于所述堆叠中的中间的半导体集成电路的散热的半导体器件。一种半导体器件，包括：多个包括通过导体半导体集成电路102103105106的，贯通导体，基板101，其中多个半导体集成电路的被层压，并且包括通过导体，层压具有热辐射构件104，其在半导体集成电路的至少一部分之间层压。点域1

48. 发明专利

JP2016225478A 半導体装置および半導体装置の製造方法有权
标题翻译：制造半导体器件的方法和半导体器件
公开(公告)号：JP2016225478A
公开(公告)日：2016-12-28
申请号：JP2015110844
申请日：2015-05-29
申请人：株式会社東芝
发明人：渡辺慎也 , 南部俊弘
IPC分类号： H01L21/768 , H01L23/522 , H01L21/822 , H01L27/04 , H01L25/065 , H01L25/07 , H01L25/18 , H01L21/3205
CPC分类号： G01R31/2856 , H01L21/76802 , H01L21/76831 , H01L21/76877 , H01L21/76898 , H01L23/481 , H01L23/5226 , H01L23/53209 , H01L23/53214 , H01L23/53228 , H01L23/53257 , H01L24/17 , H01L25/0652 , H01L2224/16113 , H01L2224/16145 , H01L2224/16227 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06548 , H01L2225/06586 , H01L23/49816 , H01L23/5384 , H01L27/11529 , H01L2924/01013 , H01L2924/01028 , H01L2924/01029 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01079 , H01L2924/0132 , H01L2924/014 , H01L2924/01404 , H01L2924/04941 , H01L2924/1438 , H01L2924/15747
摘要：【課題】貫通電極を有する半導体チップの配線レイアウトの自由度を向上させる。【解決手段】半導体基板30には貫通電極66および多層配線MH1が設けられ、多層配線MH1には、最下層接続配線54、下層接続配線57、上層接続配線59および最上層接続配線61が設けられ、貫通電極66を最下層接続配線54に接合し、貫通電極66の直上を避けるようにビア60を配置する。【選択図】図2
摘要翻译：为了改善具有贯通电极的半导体芯片的配线布局的自由度。贯通电极66和在半导体衬底30上的多层布线MH1被安装在多层布线MH1，最下面的连接布线54，下部连接布线57，上部连接布线59和顶层连接布线61设置接合到通过电极66到最下层的连接布线54，以将通孔60，以避免正上方的贯通电极66。 .The

49. 发明专利

JP2016219733A 基板审中-公开
公开(公告)号：JP2016219733A
公开(公告)日：2016-12-22
申请号：JP2015106297
申请日：2015-05-26
申请人：富士通株式会社
发明人：須和田誠 , 山田光隆 , 鈴木真純 , 青木亨匡 , 竹村敬三 , 岡本信一郎 , 勝又賢二 , 魏杰
IPC分类号： H01L23/473 , H05K7/20 , H01L23/427
CPC分类号： H01L23/473 , H01L23/3675 , H01L23/427 , H01L2224/131 , H01L2224/16145 , H01L2224/16227 , H01L2224/17181 , H01L2225/06513 , H01L2225/06517 , H01L2225/06565 , H01L2225/06589 , H01L24/13 , H01L24/16 , H01L24/17 , H01L25/0657 , H01L2924/15312
摘要：【課題】本願は、半導体素子の積層体を冷媒の相変化で除熱可能な基板を提供することを課題とする。【解決手段】本願で開示する基板は、半導体素子の積層体と、前記積層体の表面に第1冷媒が流通する経路を形成する第1流路と、前記積層体の層間に、前記第1冷媒よりも沸点の高い第2冷媒が流通する経路を形成する第2流路と、を備える。【選択図】図1
摘要翻译：阿本申请旨在提供一种热去除可能基底半导体元件的堆叠中制冷剂的相变。基板中公开的应用中，半导体元件的堆叠，以形成用于流至叠层体的表面的路径的第一流动路径的第一制冷剂，所述层叠体的层中，第一和其中，所述第二制冷剂是高沸点的第二流动通道，以形成用于流动比制冷剂的路径。点域1

50. 发明专利

JP2016213465A 積層電子デバイスとその製造方法有权
标题翻译：层状电子器件及其制造的方法
公开(公告)号：JP2016213465A
公开(公告)日：2016-12-15
申请号：JP2016093767
申请日：2016-05-09
申请人：華邦電子股▲ふん▼有限公司
发明人：焦佑鈞 , ▲せん▼ 東義 , 林晨曦 , 何家▲か▼ , ▲せん▼ 孟璋 , 周信宏
IPC分类号： H01L23/12
CPC分类号： H01L21/76898 , H01L21/4803 , H01L21/4867 , H01L21/768 , H01L23/3157 , H01L23/49827 , H01L23/5328 , H01L23/5329 , H01L25/0657 , H01L2224/02311 , H01L2224/02317 , H01L2224/0239 , H01L2224/0401 , H01L2224/05548 , H01L2224/16145 , H01L2224/16227 , H01L2225/06541 , H01L23/525 , H01L24/05 , H01L24/81
摘要：【課題】積層電子デバイスとその製造方法を提供する。【解決手段】積層電子デバイスを製造する方法を提供する。第一三次元(3D)印刷を実行して、第一絶縁層、および、第一再配線層(RDL)を、第一基板上に形成する。第二3D印刷を実行して、第二基板、および、複数のスルーサブストレートビア(TSV)を、第一絶縁層上に形成する。複数のTSVは、複数の第一RDLに電気的に接続される。第三3D印刷を実行して、第二絶縁層、および、複数の第二RDLを、第二基板上に形成する。複数の第二RDLは、複数のTSVに電気的に接続される。第三基板の複数の電気的接点は、基板が第二絶縁層に搭載される複数の第二RDLに接合される。本発明は、さらに、このような方法により形成される積層電子デバイスを提供する。【選択図】図5
摘要翻译：本发明提供一种叠层型电子部件及其制造方法。 A提供用于制造多层电子器件的方法。运行的第一个三维（3D）印刷，在第一绝缘层和第一重分布层（RDL），形成在第一基板上。运行第二个3D打印，第二基板，以及多个衬底通孔（TSV）的，它形成在第一绝缘层上。多个TSV的是电连接到所述多个第一RDL的。运行第三3D打印，所述第二绝缘层，以及多个第二RDL的，形成在第二基板上。多个第二RDL被电连接到多个TSV的。多个第三基板的电触点，将衬底键合到所述多个第二RDL的将被安装在第二绝缘层上。本发明进一步提供了通过这样的方法形成的多层电子器件。点域5

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式