专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明专利

JP2013512532A Memory programming to reduce the floating gate coupling - channel by the compensation based on the bit line detection 有权
公开(公告)号：JP2013512532A
公开(公告)日：2013-04-11
申请号：JP2012540132
申请日：2010-11-22
申请人：サンディスクテクノロジーズインコーポレイテッドSanDisk Technologies,Inc.
发明人：ヤンリ
IPC分类号： G11C16/02 , G11C16/04 , G11C16/06
CPC分类号： G11C16/0483 , G11C11/5628 , G11C16/10 , G11C16/3418 , G11C16/3427
摘要：記憶素子のプログラムの間、プログラム速度の上昇及び閾値電圧分布の拡大を避けるために、チャネル−フローティングゲート結合効果が補償される。プログラム反復において、選択ビットラインとの結合を誘発するために、非選択ビットラインの電圧を昇圧させ、選択ビットラインに生じた結合の程度が検知される。プログラムパルスが印加されるときに、選択ビットラインの電圧はその結合の程度に基づいて設定される。検知された結合が大きいときほど、選択ビットラインの電圧は高く設定される。選択ビットラインに生じる結合の程度は、それに近接する非選択ビットラインに依存する。選択ビットラインに隣接する非選択ビットラインの数が一又は二であるのかをそれぞれ示す、一又は複数の閾値を使用することができる。

42. 发明专利

JP2013041654A Nonvolatile storage device 审中-公开
标题翻译：非易失存储器件
公开(公告)号：JP2013041654A
公开(公告)日：2013-02-28
申请号：JP2011179624
申请日：2011-08-19
申请人： Toshiba Corp , 株式会社東芝
发明人： SHIINO YASUHIRO , SAKANIWA MANABU , IRIE SHIGEFUMI , UENO HIROTAKA
IPC分类号： G11C16/02 , G11C16/04
CPC分类号： G11C16/10 , G11C11/5628 , G11C16/12 , G11C16/3418
摘要： PROBLEM TO BE SOLVED: To provide a nonvolatile storage device that has a high operating speed.SOLUTION: A nonvolatile storage device related to one embodiment comprises: a driving circuit for outputting a writing voltage; and a memory cell in which data are written by being applied with the writing voltage. In a case where the driving circuit repeats an output of the writing voltage n times, n is an integer 3 or larger, where the writing voltage in an output at a k-th time, (k is an integer 2 or larger and n or smaller), is defined as Vpgm(k), a constant voltage is defined as Δv1, a time for continuing the output at the k-th time is defined as Tpgm(k) and a fixed time is defined as Δt1, the driving circuit outputs the writing voltage such that Vpgm(k), Δv1, Tpgm(k) and Δt1 satisfy the following mathematical expressions; Vpgm(k)=Vpgm(k-1)+Δv1 and Tpgm(k)=Tpgm(k-1)+Δt1.
摘要翻译：要解决的问题：提供一种具有高操作速度的非易失性存储装置。解决方案：与一个实施例相关的非易失性存储装置包括：用于输出写入电压的驱动电路; 以及通过施加写入电压来写入数据的存储单元。在驱动电路重复写入电压的输出n次的情况下，n为整数3以上，其中第k次输出的写入电压为（k为2以上的整数，n或定义为Vpgm（k），将恒定电压定义为Δv1，将第k次输出的持续时间定义为Tpgm（k），将固定时间定义为Δt1，驱动电路输出写入电压，使得Vpgm（k），Δv1，Tpgm（k）和Δt1满足以下数学表达式： Vpgm（k）= Vpgm（k-1）+Δv1和Tpgm（k）= Tpgm（k-1）+Δt1。版权所有（C）2013，JPO＆INPIT

43. 发明专利

JP5142478B2 Semiconductor memory device 有权
公开(公告)号：JP5142478B2
公开(公告)日：2013-02-13
申请号：JP2006111177
申请日：2006-04-13
申请人：株式会社東芝
发明人：昇柴田
IPC分类号： G11C16/02 , G11C16/04
CPC分类号： G11C16/0483 , G11C11/5628 , G11C16/12 , G11C16/3418 , G11C16/3454 , G11C2211/5621 , G11C2211/5642 , G11C2211/5648 , G11C2211/5649 , G11C2211/565
摘要： In a memory cell array, a plurality of memory cells are arranged in a matrix. Each of the plurality of memory cells stores one of a plurality of threshold levels. When writing one of the plurality of threshold levels into a first memory cell of the memory cell array, a control circuit writes a threshold level a little lower than the original threshold level. When not writing a second memory cell adjacent to the first memory cell consecutively, the control circuit writes the original threshold level into the first memory cell.

44. 发明专利

JP2013501305A Memory program to reduce the leakage to the control gate from the disturbance of the pass voltage and the floating gate 有权
公开(公告)号：JP2013501305A
公开(公告)日：2013-01-10
申请号：JP2012523718
申请日：2010-08-03
申请人：サンディスクテクノロジーズインコーポレイテッドSanDisk Technologies,Inc.
发明人：ディーパンシュダッタ , ヘンリーチン
IPC分类号： G11C16/04 , G11C16/02 , G11C16/06
CPC分类号： G11C16/0483 , G11C11/5628 , G11C16/3418 , G11C16/3427
摘要：隣接するＷＬｎ−１上の記憶素子の状態に応じて、選択ワードラインＷＬｎ上の記憶素子をグループごとにプログラムするとともに、グループごとに最適なパス電圧をＷＬｎ−１に印加することによって、不揮発性記憶システムにおけるプログラム外乱を低減する。第１に、ＷＬｎ−１上の記憶素子の状態を読み出す。プログラムの一反復は、複数のプログラムパルスを含む。第１のパス電圧（１４２５）をＷＬｎ−１に印加し、ＷＬｎ上の記憶素子の第１のグループ（１４８０、１４８２、１４８８）をプログラムのために選択し、かつＷＬｎ上の記憶素子の第２のグループ（１４８４、１４８６）を禁止しつつ、第１のプログラムパルス（１４０２）をＷＬｎに印加する。次に、第２のパス電圧（１４２６）をＷＬｎ−１に印加し、ＷＬｎ上の記憶素子の第２のグループをプログラムのために選択し、かつＷＬｎ上の記憶素子の第１のグループを禁止しつつ、第２のプログラムパルス（１４０４）をＷＬｎに印加する。一つのグループには、一又は複数のデータ状態（Ａ、Ｂ、Ｃ、Ｅ）を含めることができる。

45. 发明专利

JP5112643B2 Flash memory device and its programming method 有权
公开(公告)号：JP5112643B2
公开(公告)日：2013-01-09
申请号：JP2006105400
申请日：2006-04-06
申请人：三星電子株式会社Samsung Electronics Co.,Ltd.
发明人：武星金
IPC分类号： G11C16/02 , G11C16/04 , G11C16/06
CPC分类号： G11C16/3418

46. 发明专利

JP5112180B2 Flash memory device and a driving method of the three-dimensional structure improve the drive system 有权
公开(公告)号：JP5112180B2
公开(公告)日：2013-01-09
申请号：JP2008153155
申请日：2008-06-11
申请人：三星電子株式会社Samsung Electronics Co.,Ltd.
发明人：杜坤金 , 起台朴 , 永宅李
IPC分类号： G11C16/02 , G11C16/04 , G11C16/06 , H01L21/336 , H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： G11C16/3418
摘要： Flash memory devices are provided including a plurality of layers stacked vertically. Each of the plurality of layers include a plurality of memory cells. A row decoder is electrically coupled to the plurality of layers and configured to supply a wordline voltage to the plurality of layers. Memory cells provided in at least two layers of the plurality of layers belong to a same memory block and wordlines associated with the memory cells in the at least two layers of the plurality of layers are electrically coupled.

47. 发明专利

JP5106083B2 Non-volatile memory device to apply the program method, and this program in non-volatile memory device 有权
公开(公告)号：JP5106083B2
公开(公告)日：2012-12-26
申请号：JP2007326144
申请日：2007-12-18
申请人：三星電子株式会社Samsung Electronics Co.,Ltd.
发明人：起台朴 , 永宅李 , 奇南金 , 杜坤金
IPC分类号： G11C16/06 , G11C16/02 , G11C16/04
CPC分类号： G11C16/3418 , G11C16/24 , G11C16/3427

48. 发明专利

JP2012199336A Memory element and memory device 审中-公开
标题翻译：存储元件和存储器件
公开(公告)号：JP2012199336A
公开(公告)日：2012-10-18
申请号：JP2011061628
申请日：2011-03-18
申请人： Sony Corp , ソニー株式会社
发明人： OBA KAZUHIRO , SONE TAKESHI , SHIMUTA MASAYUKI , YASUDA SHUICHIRO
IPC分类号： H01L27/105 , H01L45/00 , H01L49/00
CPC分类号： H01L45/08 , G11C13/0069 , G11C16/0466 , G11C16/3418 , H01L27/2436 , H01L27/2472 , H01L45/085 , H01L45/1233 , H01L45/1266 , H01L45/141 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/146
摘要： PROBLEM TO BE SOLVED: To provide a memory element and a memory device which have improved writing/erasing characteristics in a low-voltage/low-current operation.SOLUTION: In a memory element 1, a lower electrode 10, a memory layer 20, and an upper electrode 30 are laminated in this order. In the memory layer 20, an ion source layer 21, an intermediate layer 23, and a variable resistance layer 24 are laminated, and a barrier layer 22 containing a transition metal or a nitride thereof is provided between the ion source layer 21 and the intermediate layer 23 or between the intermediate layer and the variable resistance layer. Therefore, generation of an oxide film due to diffusion of metal ions from the ion source layer 21 is suppressed to suppress an increase in a resistance value.
摘要翻译：要解决的问题：提供一种在低电压/低电流操作中具有改善的写/擦除特性的存储元件和存储器件。解决方案：在存储元件1中，依次层叠下电极10，存储层20和上电极30。在存储层20中层叠有离子源层21，中间层23和可变电阻层24，在离子源层21和中间层之间设置有含有过渡金属或氮化物的阻挡层22 层23或中间层和可变电阻层之间。因此，抑制了由于来自离子源层21的金属离子扩散引起的氧化膜的产生，抑制了电阻值的增加。版权所有（C）2013，JPO＆INPIT

49. 发明专利

JP5019611B2 Memory system 有权
公开(公告)号：JP5019611B2
公开(公告)日：2012-09-05
申请号：JP2007338247
申请日：2007-12-27
申请人：株式会社東芝
发明人：俊郎木村
IPC分类号： G06F12/16 , G11C16/02 , G11C16/04
CPC分类号： G11C11/5628 , G06F12/1408 , G06F2212/2022 , G11C7/1006 , G11C11/5642 , G11C16/0483 , G11C16/3418 , G11C16/3427

50. 发明专利

JP2012155818A The semiconductor integrated circuit 审中-公开
标题翻译：半导体集成电路
公开(公告)号：JP2012155818A
公开(公告)日：2012-08-16
申请号：JP2011016261
申请日：2011-01-28
申请人： Toshiba Corp , 株式会社東芝
发明人： NISHIYAMA TAKAHIDE
IPC分类号： G11C16/02 , G06F12/16 , G11C16/06
CPC分类号： G11C16/3418 , G11C16/06 , G11C16/26
摘要： PROBLEM TO BE SOLVED: To achieve suppression of read disturbance and improvement in latency.SOLUTION: A semiconductor integrated circuit includes: an input register 21 which holds data in first units, read out of a memory cell array, in second units; a state counter 22 which counts bit states of the data held in the input register 21; a frame size setting register 26 which holds the first unit; an input data counter 28 which determines whether the total of data input to the input register 21 reaches the first unit; an accumulation circuit 33 which accumulates the value counted by the bit state counter 22; a threshold register 27 which holds a threshold for determining whether an erasure area of the memory cell is accessed; a comparison circuit 29 which compares an accumulation value of the accumulation circuit 33 with the threshold in the threshold register 27 to determine whether the erasure area is accessed; and a result storage register which holds a result of the comparison circuit 29.
摘要翻译：要解决的问题：实现读取干扰的抑制和延迟的提高。解决方案：半导体集成电路包括：输入寄存器21，其以第二单元保存以存储单元阵列读出的第一单元的数据; 状态计数器22，其对保持在输入寄存器21中的数据的位状态进行计数; 保持第一单元的帧大小设置寄存器26; 输入数据计数器28，确定输入到输入寄存器21的数据总数是否到达第一单元; 累积电路33，累加由位状态计数器22计数的值; 保持用于确定存储器单元的擦除区域是否被访问的阈值的阈值寄存器27; 比较电路29，其将累积电路33的累加值与阈值寄存器27中的阈值进行比较，以确定是否访问擦除区域; 以及保存比较电路29的结果的结果存储寄存器。版权所有（C）2012，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式