专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

JP2006511833A Apparatus and method for calculating a multiplication with a shift of the multiplicand 有权
公开(公告)号：JP2006511833A
公开(公告)日：2006-04-06
申请号：JP2004562658
申请日：2003-11-28
申请人：インフィネオンテクノロジーズアクチエンゲゼルシャフト
发明人：ピエールザイフェルト，ジャン , ゼドラック，ホルガー , フィッシャー，ヴィーランド
IPC分类号： G09C1/00 , G06F7/52 , G06F7/533 , G06F7/60 , G06F7/72
CPC分类号： G06F7/722 , G06F7/5332
摘要：剰余乗算を計算するための装置には、ルックアヘッドアルゴリズムを用いて乗算シフト値（ｓ
m ）を得るために乗数のけたを調べるための手段（１００）を含む。さらに、正の中間結果シフト値を決定する手段（１０４）を含む。さらに、中間結果シフト値（ｓ
z ）と乗算シフト値（ｓ
m ）との差である被乗数シフト値（ｓ
c ）を計算する手段（１０６）を含む。前の反復工程と被乗数とから得られた中間結果を、適切なシフト量（ｓ
c およびｓ
z ）だけシフトする（１０８）。これにより、シフトされた値との３オペランド加算（１１２）を、場合によってはルックアヘッドパラメータ（ｖ
n およびｖ
c ）を用いて実行する。大きい場合の多い乗数シフト値（ｓ
m ）によってシフタの大きさが決まらないとき、固定化されたモジューロに基づく中間結果と被乗数とがシフトすることは、効率的なシフタの使用をもたらす。

22. 发明专利

JP3726966B2 Multiplier and the encryption circuit 有权
公开(公告)号：JP3726966B2
公开(公告)日：2005-12-14
申请号：JP2003015301
申请日：2003-01-23
申请人：インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation
发明人：証佐藤 , 光司高野
IPC分类号： G06F7/53 , G06F7/52 , G06F7/533 , G06F7/72 , G09C1/00
CPC分类号： G06F7/722 , G06F7/5318 , G06F7/724

23. 发明专利

JP2005228349A Encoder of multiplier using booth algorithm 有权
标题翻译：使用引导算法的乘法器编码器
公开(公告)号：JP2005228349A
公开(公告)日：2005-08-25
申请号：JP2005036845
申请日：2005-02-14
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： RHEE YOUNG-CHUL
IPC分类号： G06F7/53 , G06F7/52 , G06F7/523 , G06F7/533
CPC分类号： G06F7/5336
摘要： PROBLEM TO BE SOLVED: To provide an encoder of a multiplier using a Booth algorithm. SOLUTION: The encoder of the multiplier for multiplying a plural bits of multiplier data with a plural bits of multiplicand data is provided with an operator generating part and a partial-product data generating part. The operator generating part encodes the multiplier data to output a plurality of operators. The partial-product data generating part receives the multiplicand data and outputs the plural bits of partial-product data in response to 1 bit data among the multiplier data and the plurality of operators. The operator generating part is provided with a plurality of encoding cells and the respective encoding cells encode adjacent 2 bit data among the plural bits of multiplication data to output the plurality of operators. Thus, operating speed of the encoder can be increased by generating an operator for selecting codes prior to other operators. COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：使用布斯算法提供乘法器的编码器。解决方案：乘法器的编码器具有乘法器产生部分和部分乘积数据生成部分，用于将多位乘法器数据与多位被乘数数据相乘。操作者生成部分对乘法器数据进行编码以输出多个操作符。部分产品数据生成部分接收被乘数数据，并且响应于乘法器数据和多个运算符中的1位数据输出多位的部分乘积数据。操作者生成部分设置有多个编码单元，并且各个编码单元在乘法数据的多个比特之中编码相邻的2比特数据，以输出多个运算符。因此，可以通过生成用于在其他操作者之前选择代码的操作者来增加编码器的操作速度。版权所有（C）2005，JPO＆NCIPI

24. 发明专利

JP3667635B2 Arithmetic device 有权
公开(公告)号：JP3667635B2
公开(公告)日：2005-07-06
申请号：JP2000528924
申请日：1999-01-21
申请人：松下電器産業株式会社
发明人：雅逸中島 , 朋睦鹿子木
IPC分类号： G06F7/52 , G06F7/533 , G06F7/544 , G06F17/10
CPC分类号： G06F7/5324 , G06F7/5338 , G06F7/5443 , G06F2207/382 , G06F2207/3828

25. 发明专利

JP2004258141A Arithmetic unit for multiple length arithmetic of montgomery multiplication residues 审中-公开
标题翻译：多元化遗留算法的多长度算术算术单元
公开(公告)号：JP2004258141A
公开(公告)日：2004-09-16
申请号：JP2003046527
申请日：2003-02-24
申请人： Fujitsu Ltd , 富士通株式会社
发明人： OKUMURA YOSHIKI
IPC分类号： G06F7/53 , G06F7/52 , G06F7/533 , G06F7/544 , G06F7/72 , G09C1/00
CPC分类号： G06F7/5338 , G06F7/5443 , G06F7/728
摘要： PROBLEM TO BE SOLVED: To reduce the delay time for subtraction in a block unit computing element and perform arithmetic operation while maintaining the operating frequency in a circuit for carrying out multiple length calculation of Montgomery multiplication residues. SOLUTION: In a complement mode, an encoder means 202 of a secondary Booth algorithm outputs a selection signal different from that in a normal mode wherein the multiplication A×B is performed, and a selection means 203 selects a partial product representing -A for the three bits b 1 , b 0 , b -1 of B and selects a partial product representing 0 for the other bits. An adding means 204 adds the partial product representing -A and 0, and outputs -A (two's complement number of A, or one's complement number of A). COPYRIGHT: (C)2004,JPO&NCIPI
摘要翻译：要解决的问题：为了减少在块单元计算元件中的减法的延迟时间并执行算术运算，同时将工作频率保持在用于执行蒙哥马利乘法残差的多长度计算的电路中。解决方案：在补码模式中，辅助布斯算法的编码器装置202输出与正常模式不同的选择信号，其中执行乘法A×B，并且选择装置203选择表示 - A为B的三位b 1，B 0 ，b -1 ，并为其他位选择表示0的部分乘积。添加装置204将表示-A和0的部分乘积相加，并输出-A（A的二进制数或A的补码）。版权所有（C）2004，JPO＆NCIPI

26. 发明专利

JP3558436B2 Multiplication equipment and multiply-accumulate unit 失效
公开(公告)号：JP3558436B2
公开(公告)日：2004-08-25
申请号：JP34033195
申请日：1995-12-27
申请人：松下電器産業株式会社
发明人：祐二中居
IPC分类号： G06F7/53 , G06F7/506 , G06F7/52 , G06F7/533 , G06F17/10

27. 发明专利

JP3516504B2 Data processing multiplication apparatus and method 失效
公开(公告)号：JP3516504B2
公开(公告)日：2004-04-05
申请号：JP3409995
申请日：1995-02-22
申请人：エイアールエムリミテッド
发明人：ラーリガイ
IPC分类号： G06F7/53 , G06F7/52 , G06F7/533 , G06F17/10 , H03H17/02
CPC分类号： G06F7/5324

28. 发明专利

JP3461252B2 Multiplication method 失效
公开(公告)号：JP3461252B2
公开(公告)日：2003-10-27
申请号：JP25876196
申请日：1996-09-30
申请人：松下電器産業株式会社
发明人：隆志谷口
IPC分类号： G06F7/533 , G06F7/52

29. 发明专利

JP3455584B2 Partial product generation circuit 失效
公开(公告)号：JP3455584B2
公开(公告)日：2003-10-14
申请号：JP14170994
申请日：1994-06-23
申请人：三菱電機株式会社
发明人：充堀 , 一也山中
IPC分类号： G06F7/533 , G06F7/52

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式