专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

JP6184153B2 AD変換回路および撮像装置有权
公开(公告)号：JP6184153B2
公开(公告)日：2017-08-23
申请号：JP2013087853
申请日：2013-04-18
申请人：オリンパス株式会社
发明人：萩原義雄
IPC分类号： H04N5/378 , H03M1/56
CPC分类号： H04N5/378 , H03M1/12 , H03M1/123 , H03M1/56

12. 发明专利

JP2017126810A 増幅器およびイメージセンサ审中-公开
公开(公告)号：JP2017126810A
公开(公告)日：2017-07-20
申请号：JP2014110587
申请日：2014-05-28
申请人：株式会社東芝
发明人：白石圭 , 篠塚康大 , 古田雅則
IPC分类号： H03F3/08 , H03F3/70 , H04N5/378 , H04N5/363 , H03F3/34
CPC分类号： H03F3/70 , H03M1/12 , H04N5/378
摘要：【課題】精度の高い増幅を低消費電力で実現する。【解決手段】本発明の実施形態としての増幅器は、第1の容量と、第2の容量と、第1のスイッチと、電流源と、第2のスイッチと、制御電圧供給部と、コンパレータを備える。前記第1の容量は、第1の電源電圧が与えられる第1の端子に一端が接続される。前記第2の容量は、一端が前記第1の容量の他端に接続される。前記第1のスイッチは、前記第1および第2の容量間の接続ノードを、第2の電源電圧が与えられる第2の端子に接続する。前記電流源は、第3の電源電圧が与えられる第3の端子に一端が接続される。前記第2のスイッチは、前記電流源の他端と前記第2の容量の他端間を接続する。前記出力端子は、前記第2の容量の他端に接続される。前記制御電圧供給部は、前記出力端子へ制御電圧を供給する。前記コンパレータは、前記接続ノードの電圧と、入力信号と差分に応じて、前記第2のスイッチを制御する。【選択図】図1

13. 发明专利

JP6114390B2 アナログデジタル変換器有权
公开(公告)号：JP6114390B2
公开(公告)日：2017-04-12
申请号：JP2015523755
申请日：2013-06-27
申请人：株式会社日立製作所
发明人：大島俊
IPC分类号： H03M1/10
CPC分类号： H03M1/1038 , H03M1/002 , H03M1/0609 , H03M1/0612 , H03M1/12

15. 发明专利

JPWO2015025504A1 Ｄ／Ａ変換器及びＤ／Ａ変換器の制御方法有权
标题翻译：该D / A转换器的方法，和D / A转换器
公开(公告)号：JPWO2015025504A1
公开(公告)日：2017-03-02
申请号：JP2015514278
申请日：2014-08-13
申请人：旭化成エレクトロニクス株式会社
发明人：竜蔵山本 , 純弥中西 , 聖子中元
IPC分类号： H03M1/08 , H03M1/12 , H03M1/66
CPC分类号： H03M1/0614 , H03F1/3247 , H03M1/00 , H03M1/08 , H03M1/0863 , H03M1/12 , H03M1/66 , H03M1/747 , H04B2001/7154 , H04L27/2647
摘要：本発明は、ブートストラップなどの大規模な回路を用いることなく、既存のn次高調波を抑制することができるD/A変換器の制御方法及びD/A変換器、A/D変換器の制御方法及びA/D変換器に関する。本発明のD/A変換器(10)は、アナログ出力信号の既存のn次高調波(nは2以上の整数)の発生を抑制することが可能なD/A変換器(10)である。入力されたデジタル信号をアナログ信号に変換するD/A変換部(11)と、このD/A変換部(11)のサンプルフェーズとインテグラルフェーズのタイミングを任意に制御する制御部(12)とを備えている。D/A変換部(11)は、任意のn次高調波を発生させ、既存のn次高調波を有するアナログ出力信号に任意のn次高調波を重畳させるように構成されている。
摘要翻译：本发明中，无需使用大规模的电路，例如自举，现有n次谐波，能够抑制D / A转换器的控制方法和D / A转换器，所述A / D转换器的控制方法和A / D转换器。 D /本发明（10）的A转换为模拟输出信号的现有n次谐波（n为2以上的整数）的D / A转换器可以被抑制的发生（10）。 D / A，用于将输入数字信号转换为模拟信号（11），所述样品相以及控制单元，任意地控制D的积分相位的定时/ A转换器单元（11）和转换器（12）它配备了一个。该D / A转换器（11）生成的任意的n次谐波，并且被配置为叠加具有现有n次谐波的任意n次谐波成模拟输出信号。

17. 发明专利

JP2016184820A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2016184820A
公开(公告)日：2016-10-20
申请号：JP2015063255
申请日：2015-03-25
申请人：ラピスセミコンダクタ株式会社
发明人：菊田博之
IPC分类号： H01L21/822 , H01L27/04 , H03M1/76 , H03M1/36
CPC分类号： G05F1/625 , H03M1/12 , H03M1/808
摘要：【課題】複数の抵抗素子が直列に接続された直列抵抗部の一端を流れる電流と他端を流れる電流とを効率良く等しくすることができる半導体装置を提供する。【解決手段】半導体装置10は、外周に接して配置された第1端子34A及び第2端子34Bと、複数の抵抗素子が直列に接続された直列抵抗部と、を含み、直列抵抗部の一端が第1端子34Aに接続され、直列抵抗部の他端が第2端子34Bに接続された抵抗部30と、直列抵抗部に電流を供給する電流源を備えた電流調整部であって、抵抗部に隣接して配置され、かつ第1端子34Aと電流調整部との抵抗部30の外周に沿った距離と、第2端子34Bと電流調整部との抵抗部30の外周に沿った距離とが等しい位置に配置された電流調整部と、を含む。【選択図】図3
摘要翻译：要解决的问题：提供一种半导体器件，其可以使流过多个电阻元件串联的串联电阻部分的电流和高效流动另一端的电流相等。半导体器件10 包括：电阻部30，其包括布置在外周附近的第一端子34A和第二端子34B，并且包括串联电阻部件，多个电阻元件串联连接在该串联电阻部件中，其中，串联电阻部分连接到第一端子34A，串联电阻部分的另一端连接到第二端子34B; 以及电流调节部，其包括用于向串联电阻部供给电流并且布置成与电阻部相邻并且布置在沿着第一端子34A和电流调节部分之间的距离沿着电阻部30以及沿着电阻部30的外周的第二端子34B与电流调节部之间的距离相等。图示：图3

18. 发明专利

JP5987203B1 A/D変換装置、D/A変換装置、及びPLC 有权
标题翻译： A / D转换器，D / A转换器，和PLC
公开(公告)号：JP5987203B1
公开(公告)日：2016-09-07
申请号：JP2015553699
申请日：2015-01-30
申请人：三菱電機株式会社
发明人：後藤富仁 , 浮穴智
IPC分类号： H03M1/66 , G05B19/05 , H03M1/12
CPC分类号： H03M1/12 , H03M1/66
摘要：高速のA/D変換を継続して実行できるA/D変換装置、高速D/A変換を継続して実行できるD/A変換装置、及び前記A/D変換装置と前記D/A変換装置を備えるPLCを得る。データ変換部130、230と、第一及び第二の領域に分割される一時記憶領域141、241を備える共用メモリ140、240と、前記一時記憶領域141、241において、予め決められたデータ量のアクセスがあった場合に、当該アクセスのあったアドレスに格納されるデータを出力させる制御部122または当該アドレスに新たなデータを格納させる制御部222とを備える。
摘要翻译：快速A / D转换继续A / D转换器能够进行高速的D / A转换器继续D /能够执行的转换器，并且所述A / D转换器给D / A转换器获得与PLC。一个数据转换单元130，230，共享存储器140，240与第一和第二临时存储区域141和241被分成区域，在暂时存储区域141和241中，数据的预定量当接入，并为新的数据存储到控制单元122或地址以输出存储在所述访问的地址中的数据的控制单元222。

19. 发明专利

JPWO2014038173A1 ＡＤ変換器及び受信装置有权
标题翻译： AD转换器和所述接收装置
公开(公告)号：JPWO2014038173A1
公开(公告)日：2016-08-08
申请号：JP2014534182
申请日：2013-09-02
申请人：パナソニック株式会社
发明人：高山　雅夫 , 雅夫高山 , 中　順一 , 順一中 , 直也四十九 , 直也四十九
IPC分类号： H03M1/12
CPC分类号： H03M1/0624 , H03M1/00 , H03M1/0697 , H03M1/12 , H03M1/34 , H03M1/36 , H03M1/361
摘要： AD変換器の変換精度を向上できるAD変換器を提供する。AD変換器は、第2のクロックを用いて、第1のクロックを生成するクロック生成器と、第1のクロックの第1の期間において、入力信号と所定値とを比較するための比較回路と、第1のクロックの第2の期間において、次回の比較動作のために内部電圧を所定値にプリチャージするためのプリチャージ回路と、を含む比較器と、を備え、クロック生成器は、比較器のプリチャージ回路のレプリカ回路を含み、プリチャージ回路のレプリカ回路において、プリチャージの開始から終了までの期間であるプリチャージ期間を、前記第1のクロックの第2の期間とする。
摘要翻译：提供了能够提高AD转换器的转换精度的AD转换器。 AD转换器，使用所述第二时钟，以及用于产生第一时钟的时钟发生器，所述第一时钟，用于将输入信号与预定值进行比较的比较电路的第一个周期的在第一时钟的第二时间段，并包括一个预充电电路预充电的内部电压为预定值的比较器，该用于下一比较操作，时钟发生器，比较包括容器的预充电电路的一个复制电路，预充电电路的复制电路，预充电期间是从开始到所述预充电的结束的时段，并且所述时钟的第一个第二时间段。

20. 发明专利

JP2016131327A 受信装置、通信システム、算出方法、及びコンピュータプログラム审中-公开
标题翻译：接收机，通信系统，计算方法和计算机程序
公开(公告)号：JP2016131327A
公开(公告)日：2016-07-21
申请号：JP2015005266
申请日：2015-01-14
申请人：株式会社オートネットワーク技術研究所 , 住友電装株式会社 , 住友電気工業株式会社
发明人：宮脇大輔
IPC分类号： H03M1/12 , G01S7/41 , G08B13/00 , G08B13/24 , H04B1/38
CPC分类号： G01S7/41 , G08B13/00 , G08B13/24 , H03M1/12 , H04B1/38
摘要：【課題】受信したアナログ信号を互いに位相が直交する2つの信号に分離したときにおける各信号の波形を表すデジタルデータを取得する際に要する部品点数を削減し、かつ取得に際しての処理負荷を軽減することができる受信装置を提供する。【解決手段】受信装置は、受信したアナログ信号を第1A/D変換部にて第1デジタルデータに変換し、当該アナログ信号に対応する周期信号を第2A/D変換部にて第2デジタルデータに変換する。受信装置は、所定時点から前記周期信号の1/4周期の整数倍が経過した時点に相当する各タイミングで変換された第2デジタルデータ、及び該第2デジタルデータ夫々に同期して変換された第1デジタルデータを選択部にて選択する。受信装置は、選択したデータに基づいて、当該アナログ信号を互いに位相が直交する2つの信号に分離したときにおける各信号の波形を表すデジタルデータを第1算出部及び第2算出部にて算出する。【選択図】図5
摘要翻译：要解决的问题：提供一种接收机，当接收到的模拟信号被分离为具有彼此正交的相位的两个信号时，能够减少用于获取表示每个信号的波形的数字数据所需的分量的数量，并且能够减少在接收时处理负载。解决方案：接收机将接收的模拟信号在第一A / D转换单元处转换为第一数字数据，并将与模拟信号相对应的周期信号转换成第二数字信号转换单位。接收器选择在每个定时转换的第二数字数据，对应于从预定时刻经过周期信号的1/4周期的整数时间的时刻，以及与第二数字数据分别在选择单元中。基于所选择的数据，接收器计算表示每个信号的波形的数字数据，当模拟信号被分成具有相互正交的相位的两个信号时，在第一和第二计算单元中。选择的图示：图5

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式