专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明专利

JPS5950669A Horizontal synchronizing device 失效
标题翻译：水平同步装置
公开(公告)号：JPS5950669A
公开(公告)日：1984-03-23
申请号：JP16173482
申请日：1982-09-16
申请人： Matsushita Electric Ind Co Ltd
发明人： TERAI KENJI , MIYAZAKI KOUZOU , YAMAGUCHI NAMIO
IPC分类号： H04N5/08 , H04N5/12
CPC分类号： H04N5/08
摘要： PURPOSE:To attain high integration and stable operation, by using an A/D converter, a synchronizing separating circuit, a comparison signal generating circuit, a loop filter and a delay time control circuit or the like in a TV receiver so as to perform the digital horizontal synchronizing processing. CONSTITUTION:A composite video signal is A/D-converted 8, separated 9 synchronizingly and transmitted to a phase detecting circuit 10. An output signal V of the circuit 10 is averaged via the loop filter 11 and given to an oscillator 12. Then, the output frequency and phase of the oscillator 12 are synchronized with an input horizontal synchronizing signal. The phase of output is adjusted minutely at a delay time control circuit 13 and a horizontal deflection output signal E is obtained at a horizontal drive circuit 14 and a horizontal output circuit 15. This signal E is given to a comparison signal generating circuit 16 and a comparison signal U being zeroed at the center of output pulse is fed back to the circuit 10.
摘要翻译：目的：通过在TV接收机中使用A / D转换器，同步分离电路，比较信号发生电路，环路滤波器和延迟时间控制电路等来实现高集成度和稳定的操作，以便执行数字水平同步处理。构成：复合视频信号被A / D转换8，同步地分离并发送到相位检测电路10.电路10的输出信号V通过环路滤波器11进行平均并给予振荡器12.然后，振荡器12的输出频率和相位与输入的水平同步信号同步。输出的相位在延迟时间控制电路13上微调，水平偏转输出信号E在水平驱动电路14和水平输出电路15上获得。该信号E被提供给比较信号发生电路16和比较信号U在输出脉冲的中心被置零被反馈给电路10。

92. 发明专利

JPS5930371A Synchronizing signal processing circuit 失效
标题翻译：同步信号处理电路
公开(公告)号：JPS5930371A
公开(公告)日：1984-02-17
申请号：JP14062082
申请日：1982-08-12
申请人： Matsushita Electric Ind Co Ltd
发明人： KATOU SHIROU
IPC分类号： H04N5/10 , H04N5/08
CPC分类号： H04N5/08
摘要： PURPOSE:To detect surely a vertical synchronizing pulse, when the pulse width is deviated from the TV standards, by taking a pulse of a timing delayed for a prescribed time from a start timing of each synchronizing pulse of a composite synchronizing signal as a sampling pulse and holding an input signal. CONSTITUTION:A synchronizing signal processing circuit consists of a pulse generating circuit 1 and a sample-and-hold circuit 3, and the circuit 1 is provided with an oscillator 9, an AND gate 8, a counter 10, a decoder 11 and an FF7. The composite video signal is inputted to an input terminal of the circuit, and a pulse is generated from the circuit 1 in the timing delayed by a time Ts [H/2
摘要翻译：目的：为了检测垂直同步脉冲，当脉冲宽度偏离电视标准时，通过从复合同步信号的每个同步脉冲的开始定时延时一定时间的定时脉冲作为采样脉冲并保持输入信号。构成：同步信号处理电路由脉冲发生电路1和采样保持电路3组成，电路1设置有振荡器9，与门8，计数器10，解码器11和FF7 。复合视频信号被输入到电路的输入端，并且从开始定时延迟了时间Ts [H / 2

93. 发明专利

JPS5911069A Synchronizing separation circuit 失效
标题翻译：同步分离电路
公开(公告)号：JPS5911069A
公开(公告)日：1984-01-20
申请号：JP12004682
申请日：1982-07-09
申请人： Matsushita Electric Ind Co Ltd
发明人： NEMOTO YUKIO
IPC分类号： H04N5/08
CPC分类号： H04N5/08
摘要： PURPOSE:To decrease the effect of a weak electric field on a screen and to stabilize the vertical synchronism, by reducing the mutual effect between a synchronizing separation signal operating an AFC comparison circuit and the synchronizing separation signal applied to an integration circuit with a transistor (TR) circuit. CONSTITUTION:A composite video signal impressed from a terminal 1 is separated synchronizingly at TRsQ1,Q2 and applied to the AFC comparison circuit from a terminal 2. Further, the base of a TRQ4 is connected to the collector of the TRQ1, the emitter of the TRQ4 is connected to a power supply line via diode D3, the collector is connected to the base of a TRQ5 and to the emitter of the TRQ5 via a resistor R7. Further, the collector of the TRQ5 is connected to the power supply line, the emitter is grounded via a resistor R8 and an output of the terminal 3 is given to an integration circuits. Thus, the synchronizing separation signal applied to the terminal 2 and the synchronizing separation signal outputted from the terminal 3 are applied to the TRQ4 having a common base to the TRQ2, allowing to hardly give a mutual effect.
摘要翻译：目的：通过减少操作AFC比较电路的同步分离信号与施加到与晶体管的积分电路的同步分离信号之间的相互作用，降低屏幕上的弱电场的影响并稳定垂直同步， TR）电路。构成：从端子1施加的复合视频信号在TRsQ1，Q2同步分离，并从端子2施加到AFC比较电路。此外，TRQ4的基极连接到TRQ1的集电极，TRQ1的发射极 TRQ4通过二极管D3连接到电源线，集电极通过电阻R7连接到TRQ5的基极和TRQ5的发射极。此外，TRQ5的集电极连接到电源线，发射极通过电阻R8接地，并将端子3的输出给予积分电路。因此，施加到端子2的同步分离信号和从端子3输出的同步分离信号被施加到具有共同基极的TRQ4到TRQ2，从而几乎不产生相互作用。

94. 发明专利

JPS58198971A Noise detecting circuit 失效
标题翻译：噪声检测电路
公开(公告)号：JPS58198971A
公开(公告)日：1983-11-19
申请号：JP8194682
申请日：1982-05-14
申请人： Matsushita Electric Ind Co Ltd
发明人： WATANABE MASAHIRO
IPC分类号： H04N5/08
CPC分类号： H04N5/08
摘要： PURPOSE:To realize a stable synchronous separating circuit which is free of malfunction in synchronous separation, by providing a bias supplying circuit which holds a specific potential difference from a clamp level and applying the potential at its specific bias point to the base of the other transistor (TR) of a differential amplifier. CONSTITUTION:The base potential VB' of a TR 3 in a figure varies following up the emitter potential of a TR 9. Namely, even when the emitter potential of the TR 9 varies with the value and mean level of a composite video signal, the base potential of the TR 3 is varied to the same level correspondingly, the difference between VB' and the peak value of the composite video signal, i.e. a noise detection has an invariably constant value without reference to variation in APL. Consequently, a noise detecting circuit which has an invariably constant noise detection level is realized.
摘要翻译：目的：为了实现在同步分离中没有故障的稳定的同步分离电路，通过提供一个偏压供应电路，其保持与钳位电平的特定电位差，并将其特定偏置点处的电位施加到另一个晶体管的基极（TR）的差分放大器。构成：图中TR 3的基极电位VB'跟随TR9的发射极电位变化。即，即使当TR9的发射极电位随复合视频信号的值和平均电平而变化时， TR 3的基极电位相应地变化到相同的水平，VB'与复合视频信号的峰值之间的差异即噪声检测具有一定的恒定值而不参考APL的变化。因此，实现了具有恒定的噪声检测电平的噪声检测电路。

95. 发明专利

JPS58182962A Synchronous separating circuit 失效
标题翻译：同步分离电路
公开(公告)号：JPS58182962A
公开(公告)日：1983-10-26
申请号：JP6693382
申请日：1982-04-20
申请人： Nec Ic Microcomput Syst Ltd
发明人： NAKAJIMA YASUO
IPC分类号： H04N5/08
CPC分类号： H04N5/08
摘要： PURPOSE:To allow a horizontal and a vertical synchronizing signal from a TV signal to operate at invariably optimum slice levels, by switching the outputs of two synchronous separating circuits which have different slice levels through a two-input comparators for use. CONSTITUTION:The synchronous separating circuits 11 and 12 have a shallow slice level VSl1 and a deep slice level VSl1 and their outputs are supplied to two inputs of a comparing and amplifying circuit 13, whose output is led to an output terminal 14. The circuit 13 amplifies and output a higher-level signal between the two inputs. When a signal shown in a figure B arrives at an input terminal 1, the signal of the circuit 11 does not appears at time t1 and the output of the circuit 12 is sent out to the terminal 14 at the time t1. Further, when a signal shown in a figure C appears at the terminal 1, the output of the circuit 11 sliced at the level VSl1 is sent out to the terminal 14.
摘要翻译：目的：为了允许来自TV信号的水平和垂直同步信号以不变的最佳限幅电平工作，通过两个输入比较器切换具有不同限幅电平的两个同步分离电路的输出，以供使用。构成：同步分离电路11和12具有浅的限幅电平VSl1和深的限幅电平VSl1，并且它们的输出被提供给比较和放大电路13的两个输入，比较放大电路13的输出被引导到输出端14.电路13 放大并输出两个输入之间的较高电平信号。当图B中所示的信号到达输入端1时，电路11的信号在时间t1没有出现，电路12的输出在时间t1被发送到端子14。此外，当在端子1处出现图C所示的信号时，以水平VSl1分片的电路11的输出被发送到端子14。

96. 发明专利

JPS57124971A Synchronizing separation circuit 失效
标题翻译：同步分离电路
公开(公告)号：JPS57124971A
公开(公告)日：1982-08-04
申请号：JP998281
申请日：1981-01-26
申请人： Nec Corp
发明人： MUNESAWA ICHIJI , TSURU TOSHIHIKO
IPC分类号： H04N5/08
CPC分类号： H04N5/08
摘要： PURPOSE:To decrease jitter due to variance in video level and to increase the response speed at signal switching, by additionally providing a clamp circuit having comparatively small time constant with a clamp circuit having large time constant conventionally. CONSTITUTION:A composite video signal enters the 1st clamp circuit 4 and the 2nd clamp circuit 6 provided additionally, which constitute a synchronizing separation circuit as shown in the figure. The time constant CR of the 1st clamp circuit 4 is comparatively greater and the jitter of the synchronous front edge by high or low video level is less. Thus, the jitter of the front edge of a synchronizing signal separated at a comparator from this signal is also less. On the other hand, the time constant of the 2nd clamp circuit 6 is comparatively small, clamp pulses are generated in a short time at a slice circuit 7, and clamp circuits 4 and 6 clamp signals after switching in a short time, even if switching is made to a signal with different average level. Thus, the synchronizing separation circuit with less change in the front edge due to video level and quick response is put into prictice.
摘要翻译：目的：为了减少由于视频电平变化引起的抖动，并增加了信号切换时的响应速度，通过额外提供具有较小时间常数的钳位电路，其钳位电路通常具有较大的时间常数。构成：复合视频信号进入另外提供的构成如图所示的同步分离电路的第一钳位电路4和第二钳位电路6。第一钳位电路4的时间常数CR相对较大，同步前沿的高或低视频电平的抖动较小。因此，在比较器中从该信号分离的同步信号的前沿的抖动也较小。另一方面，第二钳位电路6的时间常数相对较小，在片电路7中短时间产生钳位脉冲，钳位电路4和6在短时间内切换后即使在切换被制成具有不同平均水平的信号。因此，由于视频电平和快速响应而在前边缘变化较小的同步分离电路被设置成了一些限制。

97. 发明专利

JPS57118476A Noise eliminating circuit 失效
标题翻译：噪声消除电路
公开(公告)号：JPS57118476A
公开(公告)日：1982-07-23
申请号：JP426481
申请日：1981-01-14
申请人： Nec Corp , Nec Ic Microcomput Syst Ltd
发明人： TOKUDA KAZUO , SAWADAISHI TOKIO
IPC分类号： H03K5/1252 , H04N5/08 , H04N5/213
CPC分类号： H04N5/08
摘要： PURPOSE: To eliminate the noise contained in the input signal, by providing a transistor in which an output is extracted out of the collector, comparing the emitter voltage of the transistor with the reference voltage and breaking the transistor with the output of comparison.
CONSTITUTION: The emitter voltage of a transistor TRQ
1 is compared with the reference voltage V
5 in order to eliminate the noise pulse superposed on a composite video signal V
1 . The output of this comparison is supplied to the base of a TRQ
2 with the emitter grounded, and the TRQ
1 is broken by the output of comparison. The voltage lower than the bias voltage V
4 by an amount equivalent to the base-emitter voltage of the TRQ
1 is set equal to the synchronous tip voltage of the signal V
1 . Then the self-biasing is carried out for the emitter of the TRQ
1 . As a result, a comparator A works to make the TRQ
2 conduct. Thus the base voltage of the TRQ
1 is set nearly at 0V, and the TRQ
1 is broken.
COPYRIGHT: (C)1982,JPO&Japio
摘要翻译：目的：为了消除输入信号中包含的噪声，通过提供从集电极中提取输出的晶体管，将晶体管的发射极电压与参考电压进行比较，并将晶体管与输出进行比较。构成：将晶体管TRQ1的发射极电压与参考电压V5进行比较，以消除叠加在复合视频信号V1上的噪声脉冲。该比较的输出提供给TRQ2的基极，发射极接地，TRQ1由比较输出断开。低于偏置电压V4的电压等于TRQ1的基极 - 发射极电压的电压被设定为等于信号V1的同步尖端电压。然后对TRQ1的发射器进行自偏置。因此，比较器A用于使TRQ2导通。因此，TRQ1的基极电压几乎为0V，TRQ1断开。

99. 发明专利

JP2018028640A 表示ドライバ及び表示装置审中-公开
公开(公告)号：JP2018028640A
公开(公告)日：2018-02-22
申请号：JP2016161390
申请日：2016-08-19
申请人：シナプティクス・ジャパン合同会社
发明人：黒岩剛史
IPC分类号： G09G3/20 , G02F1/133 , G09G3/36
CPC分类号： H04N5/073 , G09G3/3208 , G09G3/3611 , G09G2370/08 , H04N5/05 , H04N5/08 , H04N5/126 , H04N7/083
摘要：【課題】同期の失敗に起因する表示の乱れの発生を抑制する【解決手段】表示パネルを駆動する表示ドライバが、当該表示ドライバの外部から供給され、垂直同期期間の開始を指示する垂直同期期間開始指示に応答して垂直同期ソース信号を生成するように構成された同期抽出回路と、垂直同期ソース信号に応答して内部垂直同期信号を生成するタイミング生成回路と、内部垂直同期信号に同期して表示パネルを駆動する駆動回路とを具備する。タイミング生成回路は、垂直同期ソース信号のアサートに応答して内部垂直同期信号をアサートするように構成される。同期抽出回路は、垂直同期期間開始指示を検出したときに垂直同期ソース信号をアサートするように構成されると共に、垂直同期ソース信号の前回のアサートの後、所定時間の経過に応じて垂直同期ソース信号をアサートするように構成されている。【選択図】図3

100. 发明专利

JPWO2014188481A1 映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法有权
标题翻译：视频信号判定装置中，视频显示装置，视频信号判定方法和图像显示方法
公开(公告)号：JPWO2014188481A1
公开(公告)日：2017-02-23
申请号：JP2015517938
申请日：2013-05-20
申请人： Necディスプレイソリューションズ株式会社
发明人：亨片岡
IPC分类号： H04N5/66 , G09G5/00
CPC分类号： H04N17/00 , G09G5/12 , G09G5/18 , G09G2340/0442 , H04N5/08
摘要：入力部(200)が、同期信号と映像信号とを含む入力信号を、同期信号と映像信号とに分離し、検出部(300)が、分離された同期信号から、映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅を検出し、判定部(400)が、検出された映像ライン数、垂直同期周波数、垂直同期信号幅および水平同期信号幅に基づいて、映像信号のアスペクト比を判定する。
摘要翻译：输入单元（200），包括一同步信号和视频信号的输入信号分离成同步信号和视频信号，检测部（300），从分离的同步信号，视频行的数量，垂直同步频率检测垂直同步信号的宽度和水平同步信号的宽度，确定单元（400），其中检测到的图象行的数目，垂直同步频率，基于所述垂直同步信号的宽度和水平同步信号的宽度，该视频信号的宽高比评委。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式