专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明专利

JP2015501532A 窓なしのワイヤボンドアセンブリのためのスタブ最小化有权
标题翻译：存根最小化引线键合组件无窗
公开(公告)号：JP2015501532A
公开(公告)日：2015-01-15
申请号：JP2014534632
申请日：2012-10-02
申请人：インヴェンサス・コーポレイション
发明人：クリスプ，リチャード・デューイット , ゾーニ，ワエル , ハーバ，ベルガセム , ランブレクト，フランク
IPC分类号： H01L25/10 , H01L21/60 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： G11C5/04 , G11C5/02 , G11C5/063 , G11C5/066 , H01L23/13 , H01L23/3128 , H01L23/36 , H01L23/49816 , H01L23/49827 , H01L23/49838 , H01L23/50 , H01L24/06 , H01L24/13 , H01L24/16 , H01L24/24 , H01L24/48 , H01L24/49 , H01L24/73 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/18 , H01L2224/02375 , H01L2224/02379 , H01L2224/0401 , H01L2224/04042 , H01L2224/05554 , H01L2224/05569 , H01L2224/0557 , H01L2224/06155 , H01L2224/06156 , H01L2224/06165 , H01L2224/06179 , H01L2224/06181 , H01L2224/06515 , H01L2224/12105 , H01L2224/131 , H01L2224/13109 , H01L2224/13111 , H01L2224/13144 , H01L2224/13147 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/24145 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/4824 , H01L2224/48471 , H01L2224/49113 , H01L2224/49175 , H01L2224/73204 , H01L2224/73207 , H01L2224/73215 , H01L2224/73253 , H01L2224/73265 , H01L2225/06506 , H01L2225/06513 , H01L2225/06517 , H01L2225/06524 , H01L2225/06541 , H01L2225/06551 , H01L2225/06558 , H01L2225/06562 , H01L2225/06565 , H01L2225/06568 , H01L2225/06575 , H01L2225/06589 , H01L2924/00014 , H01L2924/01322 , H01L2924/10161 , H01L2924/1434 , H01L2924/1435 , H01L2924/1436 , H01L2924/1438 , H01L2924/15172 , H01L2924/15192 , H01L2924/15311 , H01L2924/157 , H01L2924/15787 , H01L2924/15788 , H01L2924/1579 , H01L2924/181 , H01L2924/18161 , H01L2924/3011 , H05K1/181 , H05K2201/09227 , H05K2201/10159 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/05599
摘要：超小型電子アセンブリ300又はシステム1500が、少なくとも1つの超小型電子パッケージ100を含み、超小型電子パッケージは基板102の第1の表面108の上方に上向きに実装される超小型電子素子130を有し、コンタクト132の1つ以上の列138、140が超小型電子素子の前面に沿って第1の方向142に延在する。基板の第2の表面110において露出する端子105、107の列104A、105B、107A、107Bが第1の方向に延在する。端子列の最小ピッチ150の3.5倍以下である幅152を有する中央領域112内で表面110において露出する第1の端子105が、1つのアドレス指定可能メモリ位置を決定するために使用可能なアドレス情報を運ぶように構成することができる。超小型電子素子の軸平面は中央領域を横切ることができる。【選択図】図7A
摘要翻译：微电子组件300或系统1500包括至少一个微电子封装100中，微电子封装包括被向上安装在基板102的第一表面108上方的微电子元件130 ，一个或多个列138，140在沿着所述微电子元件的所述前表面的第一方向上延伸142触头132。终端105和107在衬底的第二表面110暴露的柱104A，105B，107A，107B在第一方向上延伸。第一端子105，可以被用于确定哪个是在表面110的中央区域112暴露具有宽度3.5倍的最小间距150终端行的152中的可寻址存储器位置中的一个的地址信息它可以被配置为携带。所述微电子元件的轴向平面可以穿过的中心区域。点域7A

92. 发明专利

JP2015005659A 導電構造及びその製造方法、電子装置及びその製造方法有权
标题翻译：导电结构及其制造方法，电子设备及其制造方法
公开(公告)号：JP2015005659A
公开(公告)日：2015-01-08
申请号：JP2013130840
申请日：2013-06-21
申请人：独立行政法人産業技術総合研究所 , National Institute Of Advanced Industrial & Technology
发明人： SATO MOTONOBU
IPC分类号： H01L21/768 , C01B31/02 , H01L21/28 , H01L21/3205 , H01L21/336 , H01L23/522 , H01L25/065 , H01L25/07 , H01L25/18 , H01L29/78
CPC分类号： H01L23/53276 , B82Y10/00 , C01B32/16 , C01B2202/08 , H01L21/76804 , H01L21/76879 , H01L21/76885 , H01L21/76898 , H01L23/481 , H01L23/485 , H01L23/522 , H01L23/5226 , H01L25/0657 , H01L29/0676 , H01L29/1606 , H01L29/413 , H01L29/772 , H01L29/78 , H01L2221/1094 , H01L2225/06513 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
摘要：【課題】下地材料に依存することなく被形成対象の開口内に高品質なCNTを形成し、信頼性の高い所期の導電構造を実現する。【解決手段】被形成対象である絶縁膜26に開口26aを形成し、起立して並列するCNT23を形成し、CNT23の先端部分を開口26a内に挿入し、開口26a内に挿入された先端部分を残して、CNT23を除去する。【選択図】図7
摘要翻译：要解决的问题：通过在不形成基材的情况下在要形成的开口中形成高质量的CNT来实现高度可靠的导电结构。解决方案：制造导电结构的工艺包括：将绝缘膜26上的开口26a形成为形成形成并联的CNTs 23; 将CNT 23的尖端部分插入到开口26a中; 除去插入在开口26a中的尖端部分之外的CNT 23。

93. 发明专利

JP2014535165A パッケージ基板へのワイヤボンドのないアセンブリのスタブ最小化有权
标题翻译：存根最小化无引线键合到封装板组件
公开(公告)号：JP2014535165A
公开(公告)日：2014-12-25
申请号：JP2014534620
申请日：2012-10-01
申请人：インヴェンサス・コーポレイション
发明人：クリスプ，リチャード・デューイット , ゾーニ，ワエル , ハーバ，ベルガセム , ランブレクト，フランク
IPC分类号： H01L25/00 , G11C5/00 , H01L21/60 , H01L23/12 , H01L25/10 , H01L25/18 , H01L27/10
CPC分类号： G11C5/063 , G11C5/04 , H01L22/32 , H01L23/13 , H01L23/3128 , H01L23/49816 , H01L23/49838 , H01L23/50 , H01L24/06 , H01L24/13 , H01L24/16 , H01L24/19 , H01L24/24 , H01L24/48 , H01L24/73 , H01L24/81 , H01L25/0655 , H01L25/0657 , H01L25/18 , H01L2224/02379 , H01L2224/0401 , H01L2224/04042 , H01L2224/05553 , H01L2224/05554 , H01L2224/05569 , H01L2224/0557 , H01L2224/06155 , H01L2224/06156 , H01L2224/06179 , H01L2224/06181 , H01L2224/06515 , H01L2224/12105 , H01L2224/131 , H01L2224/13109 , H01L2224/13111 , H01L2224/13144 , H01L2224/13147 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/24145 , H01L2224/32225 , H01L2224/48145 , H01L2224/4824 , H01L2224/73204 , H01L2224/73207 , H01L2224/73215 , H01L2224/73257 , H01L2224/81191 , H01L2224/81192 , H01L2224/81193 , H01L2224/81805 , H01L2225/06506 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06551 , H01L2225/06562 , H01L2225/06565 , H01L2225/06568 , H01L2225/06575 , H01L2225/06589 , H01L2924/00014 , H01L2924/01029 , H01L2924/01322 , H01L2924/1434 , H01L2924/1435 , H01L2924/1436 , H01L2924/1438 , H01L2924/15172 , H01L2924/15192 , H01L2924/15311 , H01L2924/157 , H01L2924/15787 , H01L2924/15788 , H01L2924/1579 , H01L2924/181 , H01L2924/3011 , H01L2924/014 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要：システム1500又は超小型電子アセンブリ300は、1つ又は複数の超小型電子パッケージ100を含むことができ、超小型電子パッケージはそれぞれ、基板102と、面134とその面において露出し基板の表面120上の対応するコンタクトに面し接合されるコンタクト132の1つ又は複数の列138、140とを有する超小型電子素子130とを有する。軸平面140は、第1の方向142のラインに沿って面に交わり、素子コンタクトの列に対して中央に置くことができる。パッケージ端子の列104A、104Bは第1の方向に延在することができる。第2の表面の中央領域112において露出する第1の端子は、超小型電子素子内のアドレス可能なメモリ位置を決定するのに使用することができるアドレス情報を運ぶように構成することができる。中央領域112は、パッケージ端子の列間の最小ピッチ150の3.5倍以下の幅152を有することができる。軸平面は中央領域に交わることができる。【選択図】図7C
摘要翻译：系统1500或微电子组件300可以包括一个或多个微电子封装100，每个微电子封装包括衬底102，在表面134暴露在其面向所述基板上方的表面120 触头132的相应的一个或多个行之间具有接合面对具有接触138，140和微电子元件130。轴向平面140相交的平面沿第一方向142可以位于中心相对于所述元件触点的列的线。封装端子的列104A，104B可以在第一方向上延伸。这是在第二表面的中央区域112暴露的第一端可以被配置成携带可以被用来确定所述微电子元件内的可寻址存储器位置的地址信息。中央区域112可以具有3.5倍封装端子的行之间的最小间距150的宽度152。轴向平面可以相交的中心区域。点域7C

95. 发明专利

JP2014222766A 半導体装置の作製方法、及び、半導体装置有权
标题翻译：制造半导体器件的方法和半导体器件
公开(公告)号：JP2014222766A
公开(公告)日：2014-11-27
申请号：JP2014142057
申请日：2014-07-10
申请人：株式会社半導体エネルギー研究所 , Semiconductor Energy Lab Co Ltd
发明人： MIKAMI MAYUMI , IZUMI KONAMI
IPC分类号： H01L23/52 , H01L21/02 , H01L21/336 , H01L21/8234 , H01L27/00 , H01L27/08 , H01L27/088 , H01L27/12 , H01L29/786
CPC分类号： H01L27/1266 , H01L21/76814 , H01L25/0657 , H01L27/124 , H01L2225/06513 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
摘要：【課題】不完全な分離を抑制することができ、半導体装置の信頼性が低下することを抑制することができる半導体装置の作製方法を提供する。【解決手段】第1の基板上に互いに密着性の弱い第1の層311と第2の層312を形成し、第2の層上に第1の半導体素子層302及び第1の絶縁層を形成し、第1の絶縁層中に第1の層に達するスルーホールを形成し、スルーホール底部に露出した第1の層を酸化させ、第1の絶縁層上及びスルーホール355内部に第1の半導体素子層と電気的に接続される配線306を形成し、第1の層と第2の層を分離することにより第1の基板から第1の半導体素子層及び配線を分離して配線を露出させる半導体装置の作製方法と、さらに分離された第2の半導体素子層と配線との間に、異方性導電接着材342を設け、第1の半導体素子層と第2の半導体素子層は、異方性導電接着材及び配線356によって電気的に接続されている。【選択図】図3
摘要翻译：要解决的问题：提供一种制造半导体器件的方法，其可以防止半导体器件的不完全分离和可靠性降低。解决方案：制造半导体器件的方法包括以下步骤：形成第一层311和在第一基板上彼此具有弱粘合力的第二层312; 在第二层上形成第一半导体元件层302和第一绝缘层; 在第一绝缘层中形成到达第一层的通孔; 氧化暴露在通孔底部的第一层; 在第一绝缘层和通孔355中形成与第一半导体元件层电连接的布线306; 以及从所述第一基板分离所述第一半导体元件层和所述布线，以通过将所述第一层与所述第二层分离来暴露所述布线。此外，在分离的第二半导体元件层和布线之间设置各向异性导电粘合材料342，并且通过各向异性导电粘合剂材料和布线356将第一半导体元件层和第二半导体元件层彼此电连接。

98. 发明专利

JP2014530511A ワイヤボンドビアを有するパッケージオンパッケージアセンブリ审中-公开
标题翻译：封装上封装组件具有通过引线键合
公开(公告)号：JP2014530511A
公开(公告)日：2014-11-17
申请号：JP2014537149
申请日：2012-10-16
申请人：インヴェンサス・コーポレイション
发明人：チャウ，エリス , コー，レイナルド , アナトーレ，ロズアン , ダンバーグ，フィリップ , ワン，ウェイ‐シュン , ヤン，セヨン , ジャオ，ジジュン
IPC分类号： H01L21/60 , H01L23/12 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L24/85 , H01L21/4853 , H01L21/56 , H01L21/565 , H01L23/3114 , H01L23/3128 , H01L23/3677 , H01L23/4334 , H01L23/49517 , H01L23/49811 , H01L23/49816 , H01L24/06 , H01L24/16 , H01L24/43 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/78 , H01L25/0655 , H01L25/0657 , H01L25/105 , H01L25/50 , H01L2224/0401 , H01L2224/05599 , H01L2224/131 , H01L2224/16145 , H01L2224/16225 , H01L2224/16227 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/45015 , H01L2224/45124 , H01L2224/45144 , H01L2224/45147 , H01L2224/4554 , H01L2224/45565 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/4824 , H01L2224/48245 , H01L2224/48247 , H01L2224/48997 , H01L2224/49171 , H01L2224/73204 , H01L2224/73207 , H01L2224/73253 , H01L2224/73257 , H01L2224/73265 , H01L2224/78301 , H01L2224/851 , H01L2224/8518 , H01L2224/85399 , H01L2224/85951 , H01L2224/85986 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06558 , H01L2225/06562 , H01L2225/06565 , H01L2225/06568 , H01L2225/1023 , H01L2225/1029 , H01L2225/1052 , H01L2225/1058 , H01L2225/1088 , H01L2225/1094 , H01L2924/00011 , H01L2924/00012 , H01L2924/00014 , H01L2924/01013 , H01L2924/01028 , H01L2924/01029 , H01L2924/01047 , H01L2924/01049 , H01L2924/12042 , H01L2924/1431 , H01L2924/1434 , H01L2924/15311 , H01L2924/15331 , H01L2924/1715 , H01L2924/181 , H01L2924/1815 , H01L2924/19107 , H01L2924/3511 , H05K3/3436 , H05K2201/10515 , H05K2201/1053 , Y10T29/49149 , Y10T29/49151 , H01L2224/45664 , H01L2924/00 , H01L2924/014 , H01L2924/20751 , H01L2924/20752 , H01L2924/20753 , H01L2924/20754 , H01L2924/20755 , H01L2924/20756 , H01L2924/20757 , H01L2924/20758 , H01L2924/20759 , H01L2924/2076
摘要：超小型電子パッケージ(10)は、基板(12)上のそれぞれの導電性素子(28)にボンディングされたベース(34)と、ベース(34)に対向する端部(36)とを有するワイヤボンド(32)を含むことができる。誘電体封止層(42)は、基板(12)から延在し、ワイヤボンド(32)の所定部分を被覆し、それにより、ワイヤボンド(32)の被覆部分は、封止層(42)によって互いから分離される。ワイヤボンド(32)の非封入部分(39)は、封止層(42)によって被覆されないワイヤボンド(32)の部分によって画定される。非封入部分(39)は、隣接するワイヤボンド(32)のベース(34)間の第1の最小ピッチより大きい最小ピッチを有するパターンで所定位置に配設されることができる。【選択図】図1
摘要翻译：微电子封装（10）是具有在相应的导电元件的基板键合的基底（12）（28）（34），相对的端部到所述基部（34）和引线键合（36）它可包括：（32）。电介质密封层（42）从基板（12）上延伸，覆盖预定的线键合（32），从而覆盖线键合（32），密封层的一部分（42）部他们从彼此分开。引线键合（32）（39）的未封装部分由未覆盖的引线键合（32）由一个密封层（42）的部分限定。未包封的部分（39）可以被布置在一个图案具有最小间距比相邻的引线键合（32）的基部（34）之间的第一最小间距大于一预定位置。点域1

99. 发明专利

JP2014530445A ３Ｄパッケージのための電圧調整および該パッケージの製造方法审中-公开
标题翻译：用于产生用于3D封装的电压调节器和封装的方法
公开(公告)号：JP2014530445A
公开(公告)日：2014-11-17
申请号：JP2014530059
申请日：2012-09-18
申请人：コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッドConversant Intellectual Property Management Inc. , コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッドConversant Intellectual Property Management Inc.
发明人：ホンボムピョン , ホンボムピョン
IPC分类号： G11C11/4074 , G11C5/00 , G11C11/401 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L25/0657 , G11C5/147 , G11C11/4074 , H01L25/18 , H01L2224/16 , H01L2225/06513 , H01L2225/06541
摘要：本明細書中では、層間チップ接続のためにTSVを使用する3Dメモリ・マルチチップ・パッケージにおいてスレーブチップ間で電力を効果的に調整するための構造および関連するプロセスが開示される。開示される技術は、内部電圧、例えば、ワード線ドライバ電圧(VPP)、逆バイアス電圧(VBB)、データ線電圧(VDL)、および、ビット線プリチャージ電圧/セルプレート電圧(VBLP/VPL)の正確なレベル制御のためにスレーブチップのうちの1つ以上で個々の電圧レギュレータを使用する。スレーブチップのうちの1つ以上でレギュレータを使用すると、典型的なメモリ積層工程中に電力レベルの正確な調整が可能になるだけでなく、例えば製造プロセス変化によって引き起こされる電力レベルの小さい変化に許容範囲も与える。また、マルチチップ積層体の各チップに完全な電力発生器を設ける技術と比較してチップ・リアル・エステートが殆ど使用されない。【選択図】図12
摘要翻译：在本说明书中，结构和用于有效地调节在使用TSV 3D存储器多芯片封装多个副芯片之间的功率相关的过程公开了一种用于芯片间连接。所公开的技术，内部电压，例如，字线驱动器电压（VPP）时，反向偏置电压（VBB），数据线电压（VDL），和一个位线预充电电压/单元板电压（VBLP / VPL）使用在一个或多个用于精确电平控制从芯片的单独的电压调节器。与调节器中的一个或多个从芯片的，典型不在存储器层压工艺只允许功率电平的精确调节，在功率电平上可接受的小变化引起例如由制造工艺的变化也给范围。当提供一个完整的发电机到多芯片层叠芯片房地产的每个芯片的技术相比几乎不被利用。 .The 12

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式