专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

3. 发明公开

EP0141247A2 Multiprozessor-Rechner, insbesondere Multiprozessor-Zentralsteuereinheit eines Fernsprech-Vermittlungssystems 有权
标题翻译：多普勒（Rezner），多普勒（Multiprozessor-Rechner），多普勒（Multiprozessor-Rechner），多普勒（Zenalsteuereinheit）等人（Fernsprech-Vermittlungssystems）。
公开(公告)号：EP0141247A2
公开(公告)日：1985-05-15
申请号：EP84111430.9
申请日：1984-09-25
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Bitzinger, Rudolf, Dipl.-Ing. , Engl. Walter, Dipl.-Ing. , Humml, Siegfried, Ing. , Schreier, Klaus, Dipl.-Ing.
IPC分类号： H04Q3/545 , G06F15/16 , G06F11/00
CPC分类号： G06F15/173 , H04Q3/54516 , H04Q3/5455 , H04Q2213/1305 , H04Q2213/13109 , H04Q2213/13376
摘要： Multiprozessor-Rechner, insbesondere Multiprozessor-Zentralsteuereinheit eines Fernsprech-Vermittlungssystems, mit einem Bussystem (B:CMY), an welchem die, einen eigenen lokalen Speicher (LMY) oder keinen eigenen lokalen Speicher (LMY) aufweisenden, Prozessoren (CP, IOC) angeschlossen sind und welches abwechselnd verschiedenen der Prozessoren (z.B. CP1, CPx, IOCO) zugeteilt wird. Der Muttiprozessor-Rechner hat einen an das Bussystem (B:CMY) angeschlossenen Hauptspeicher (CMY), zu welchem die Prozessoren (CP, IOC) über das Bussystem (B:CMY) abwechselnd, entsprechend Zuteilungen des Bussystems (B:CMY), Zugriff haben und über welchen bei Bedarf Prozessoren (CP, IOC) miteinander kommunizieren können.
Der Hauptspeicher (CMY) enthält mehrere Speicherbanken (MB) mit jeweils einer eigenen Speichersteuerung, welche die eigene Speicherbank (MB), von der Speichersteuerung der übrigen Speicherbanken (MB) unabhängig, steuert. Auf dem Bus, bzw. den Bussen, des Bussystems (B:CMY) sind nach dem Zeitmultiplexprinzip Zeitrahmen mit Zeitschlitzen bzw. Zeitkanälen eingerichtet. Jeder Speichersteuerung sind jeweils einer oder mehrere der Zeitkanäle fest zugeordnet. Mehreren der Prozessoren (CP, IOC) sind zum quasisimultanen Zugriff auf die verschiedenen Speicherbanken (MB) jeweils Zeitschlitze bzw. Zeitkanäle zuteilbar.
摘要翻译：多处理器控制器，特别是电话交换单元的多处理器中央控制单元，具有连接处理器（CP，IOC）的总线系统（B：CMY），其具有单独的本地存储器（LMY）或不具有单独的本地存储器（LMY），并且被交替地分配给该组的不同处理器（例如，CP1，CPx，IOC0）。多处理器控制器具有主存储器（CMY），其连接到总线系统（B：CMY），并且处理器（CP，IOC）可以根据总线系统的分配（B：CMY）交替地访问）通过总线系统（B：CMY）通过哪个处理器（CP，IOC）可以在需要时彼此通信。主存储器（CMY）包括多个存储器组（MB），每个存储器组具有独立于其余存储体（MB）的存储器控制的自身存储器组（MB）的自身存储器控制。具有时隙或时间通道的时间帧根据总线或总线系统（B：CMY）的总线上的时分多路复用原理建立。一个或多个时间通道分别牢固地分配给每个存储器控制。为了准同时访问不同的存储体（MB），可将时隙或时间通道分配给多个处理器（CP，IOC）。

IPRDB

热门服务

关于我们

友情链接

联系方式