专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

EP0798735B1 Row decoding circuit for a semiconductor non-volatile electrically programmable memory, and corresponding method 失效
标题翻译： Zellendekodiererschaltkreis为非易失性的电可编程存储器和相应的方法
公开(公告)号：EP0798735B1
公开(公告)日：2004-07-28
申请号：EP96830174.7
申请日：1996-03-29
申请人： STMicroelectronics S.r.l.
发明人： Tassan Caser, Fabio , Sali, Mauro , Cane, Marcello
IPC分类号： G11C11/00 , G11C16/06 , G11C8/00
CPC分类号： G11C8/10 , G11C16/08

2. 发明公开

EP1176603A1 A non-volatile memory with a charge pump with regulated voltage 审中-公开
标题翻译：非易失性存储器，包括具有已调节电压的电荷泵
公开(公告)号：EP1176603A1
公开(公告)日：2002-01-30
申请号：EP00830529.4
申请日：2000-07-26
申请人： STMicroelectronics S.r.l.
发明人： Confalonieri, Emanuele , Bedarida, Lorenzo , Sali, Mauro , Bartoli, Simone
IPC分类号： G11C16/30
CPC分类号： G11C16/30
摘要： The memory comprises a matrix of cells (10), a charge pump (11), a voltage regulator, controllable connection elements (12) each connected between the output of the charge pump (11) and a column line of the matrix of cells, and means (14) for selectively activating the connection elements.
To arrange for the voltage of a cell in a predetermined biasing condition, for example, the programming condition, to be independent of temperature variations and of manufacturing and design parameters, the memory comprises a first element (12') equivalent to a connection element (12) and a second element (10') equivalent to a memory cell (10) in the predetermined biasing condition. These equivalent elements are connected in series with one another between the output terminal and the common terminal of the charge pump (11). The regulator (15, 17) is connected between the second equivalent element (10') and the input of the charge pump (11) in order to regulate the output voltage of the charge pump (11) in dependence on the voltage across the second equivalent element (10').
摘要翻译：所述存储器包括单元的矩阵（10），一个电荷泵（11），电压调节器，可控制连接件（12），每个连接在所述电荷泵的输出端（11）和单元的矩阵的列线之间，和装置（14），用于选择性激活所述连接元件。安排在一个预定的偏状态的电池的电压，例如，编程条件，是独立的温度变化的和的制造和设计参数，所述存储器包括：第一元件（12“）等同于一个连接元件（ 12）以及等同于预定的偏状态的存储单元（10）的第二元件（10“）。这些等效的元件被串联连接与所述输出端子和所述电荷泵（11）的公共端子之间彼此。调节器（15，17），以便调节上横跨第二电压依赖的电荷泵（11）的输出电压连接在第二等效元件（10“）和所述电荷泵（11）的输入端之间等效元件（10“）。

3. 发明授权

EP0753859B1 Method for setting the threshold voltage of a reference memory cell 失效
标题翻译：一种用于设置基准存储单元的阈值电压的方法
公开(公告)号：EP0753859B1
公开(公告)日：2000-01-26
申请号：EP95830302.6
申请日：1995-07-14
申请人： STMicroelectronics S.r.l.
发明人： Sali, Mauro , Dallabora, Marco , Carrera, Marcello
IPC分类号： G11C16/06 , G11C29/00
CPC分类号： G11C16/3459 , G06F2201/81 , G11C16/04 , G11C16/3454 , G11C29/028 , G11C29/50 , G11C2029/5006

4. 发明授权

EP1103978B1 Non-volatile memory device with burst mode reading and corresponding reading method 有权
标题翻译：非易失性存储器突发读操作和相应的读出方法
公开(公告)号：EP1103978B1
公开(公告)日：2009-01-28
申请号：EP99830723.5
申请日：1999-11-25
申请人： STMicroelectronics S.r.l.
发明人： Bartoli, Simone , Geraci, Antonino , Sali, Mauro , Bedarida, Lorenzo
IPC分类号： G11C7/00
CPC分类号： G11C7/1072 , G11C7/1033 , G11C7/1045

5. 发明授权

EP1049100B1 Semiconductor device with selectionable pads 有权
标题翻译：具有半导体器件auswälbarer垫
公开(公告)号：EP1049100B1
公开(公告)日：2005-01-19
申请号：EP99830253.3
申请日：1999-04-28
申请人： STMicroelectronics S.r.l.
发明人： Bartoli, Simone , Sali, Mauro , Nava, Claudio , Russo, Antonio
IPC分类号： G11C7/00 , G11C5/00
CPC分类号： G11C7/10 , G11C5/04 , G11C5/063 , G11C2207/105

6. 发明公开

EP1103978A1 Non-volatile memory device with burst mode reading and corresponding reading method 有权
标题翻译： NichtflüchtigerSpeicher mit Burstlesebetrieb sowie entsprechendes Leseverfahren
公开(公告)号：EP1103978A1
公开(公告)日：2001-05-30
申请号：EP99830723.5
申请日：1999-11-25
申请人： STMicroelectronics S.r.l.
发明人： Bartoli, Simone , Geraci, Antonino , Sali, Mauro , Bedarida, Lorenzo
IPC分类号： G11C7/00
CPC分类号： G11C7/1072 , G11C7/1033 , G11C7/1045
摘要： The invention relates to a read control circuit portion (1) and an attendant reading method for an electronic memory device (2) integrated in a semiconductor and including a non-volatile memory matrix (4) with associated row and column decoders (5,6) connected to respective outputs of an address counter (7), an ATD circuit (12) for detecting an input transaction as the memory device is being accessed, and read amplifiers (8) and attendant registers (10) for transferring the data read from the memory (2) to the output. The control circuit portion (1) comprises a detection circuit block (15) which is input a clock signal (CK) and a logic signal (BAN) to enable reading in the burst mode, and a burst read mode control logic (3) connected downstream of the circuit block (15).
The method of this invention comprises accessing the memory matrix in a random read mode; detecting a request for access in the burst read mode; and executing the parallel reading of a plurality of memory words during a single period of time clocked by a clock signal (CK).
摘要翻译：本发明涉及集成在半导体中并且包括具有相关行和列解码器（5,6）的非易失性存储器矩阵（4）的电子存储器件（2）的读控制电路部分（1）和辅助读取方法），连接到地址计数器（7）的各个输出的ATD电路（12），用于检测作为存储器件被访问的输入事务的ATD电路（12），以及读取放大器（8）和从站寄存器（10）存储器（2）输出。控制电路部分（1）包括检测电路块（15），其输入时钟信号（CK）和逻辑信号（BAN）以使能在突发模式下进行读取，并且连接脉冲串读取模式控制逻辑（3）在电路块（15）的下游。本发明的方法包括以随机读取模式访问存储矩阵; 在突发读取模式下检测访问请求; 以及在由时钟信号（CK）计时的单个时间段内执行多个存储字的并行读取。

7. 发明授权

EP0757356B1 Flash EEPROM with controlled discharge time of the word lines and source potentials after erase 失效
标题翻译：快闪EEPROM与字线的控制的放电时间和源删除后电压
公开(公告)号：EP0757356B1
公开(公告)日：2001-06-06
申请号：EP95830348.9
申请日：1995-07-31
申请人： STMicroelectronics S.r.l.
发明人： Sali, Mauro , Villa, Corrado , Carrera, Marcello
IPC分类号： G11C16/06
CPC分类号： G11C16/08

8. 发明公开

EP1073063A1 Non-volatile memory with functional capability of burst mode read and page mode read during suspension of an operation of electrical alteration. 审中-公开
标题翻译：该悬浮液的电变化效果期间的突发和页模式读取功能能力的非易失性存储器
公开(公告)号：EP1073063A1
公开(公告)日：2001-01-31
申请号：EP99830494.3
申请日：1999-07-30
申请人： STMicroelectronics S.r.l.
发明人： Bartoli, Simone , Bedarida, Lorenzo , Sali, Mauro , Russo, Antonio
IPC分类号： G11C16/10 , G11C16/26
CPC分类号： G11C16/26 , G11C16/10 , G11C2216/20
摘要： An electrically alterable semiconductor memory comprises at least two memory sectors (S1-S9) the content of which is individually alterable, and first control circuit means (4, 6) for controlling operations of electrical alteration of the content of the memory, capable of permitting the selective execution of an operation of electrical alteration of the content of one of said at least two memory sectors with the possibility of suspending said execution in order to permit read access to the other of said at least two memory sectors. The memory comprises second control circuit means (8, 6) capable of permitting, during said suspension, an operation of burst mode or page mode reading of the content of the other memory sector.
摘要翻译：电可变半导体存储器包括至少两个存储器扇区（S1-S9）的所有其是独立可变的内容，以及第一控制电路装置（4,6），用于控制所述存储器的内容的电改变的操作，能够允许的的操作的所述一个的所述内容的电改变的至少两个存储器扇区选择性执行，以便暂停所述执行的可能性，以允许读访问另一所述的至少两个存储器扇区。所述存储器包括第二控制电路装置能够允许，所述悬浮液期间的突发模式或其他存储器扇区的内容的页面模式读取手术的（8,6）。

9. 发明公开

EP1049100A1 Semiconductor device with selectionable pads 有权
标题翻译： Halbleitervorrichtung mitauswälbarerAnschlussfläche
公开(公告)号：EP1049100A1
公开(公告)日：2000-11-02
申请号：EP99830253.3
申请日：1999-04-28
申请人： STMicroelectronics S.r.l.
发明人： Bartoli, Simone , Sali, Mauro , Nava, Claudio , Russo, Antonio
IPC分类号： G11C7/00 , G11C5/00
CPC分类号： G11C7/10 , G11C5/04 , G11C5/063 , G11C2207/105
摘要： Semiconductor device comprising at least two pads (101, 102; 103, 104) for the input of external signals and/or for the output of signals from said semiconductor device, at least two uncoupling buffers (201, 202; 203, 204) each connected to each one of said pads, at least one multiplexer (10; 20) connected to said pads (101, 102; 103, 104) by means of said uncoupling buffers (201, 202; 203, 204) and at least one memory element (4; 5) suitable to generate a configuration signal (C ) operating on said multiplexer (10; 20) and said uncoupling buffers (201, 202; 203, 204) to selectively enable one or the other of said pads (101, 102; 103, 104).
摘要翻译：半导体器件包括用于输入外部信号和/或用于从所述半导体器件输出信号的至少两个焊盘（101,102; 103,104），至少两个解耦缓冲器（201,202; 203,204）连接到所述焊盘中的每一个，至少一个通过所述解耦缓冲器（201,202; 203,204）连接到所述焊盘（101,102; 103,104）的多路复用器（10; 20）和至少一个存储器元件（4; 5），适于产生在所述多路复用器（10; 20）和所述非耦合缓冲器（201,202; 203,204）上操作的配置信号（C），以选择性地使得所述焊盘 102; 103，104）。

10. 发明授权

EP0750314B1 Negative word line voltage regulation circuit for electrically erasable semiconductor memory devices 失效
标题翻译：为电可擦除半导体存储器装置的负字线电压调节电路
公开(公告)号：EP0750314B1
公开(公告)日：2000-01-26
申请号：EP95830253.1
申请日：1995-06-19
申请人： STMicroelectronics S.r.l.
发明人： Sali, Mauro , Villa, Corrado , Carrera, Marcello
IPC分类号： G11C16/06
CPC分类号： G11C16/30

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式