专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP0344052A1 Mémoire modulaire 失效
标题翻译： Modilarer Speicher。
公开(公告)号：EP0344052A1
公开(公告)日：1989-11-29
申请号：EP89401392.9
申请日：1989-05-22
申请人： BULL S.A.
发明人： Keryvel, Georges , Thomas, Jean-Louis , Timsit, Claude
IPC分类号： G06F15/76 , G06F13/16 , G06F5/06
CPC分类号： G06F5/06 , G06F13/1673
摘要： L'invention se situe dans le domaine des mémoires à semi-conducteurs.
La mémoire comprend plusieurs modules (MM i ) chaque module recevant en entrée des demandes issues d'un processeur P et fournissant en sortie les réponses à ces demandes.
Le temps de cycle pouvant être variable selon le module (MM i ) considéré, les réponses à plusieurs demandes successives adressées à plusieurs modules différents peuvent entrer en collision.
Pour éviter cela, on prévoit que les demandes sont transmises à l'entrée de chacun des modules (MM i ) par l'intermédiaire d'un registre à décalage d'entrée (RE₁...RE i ...RE n-1 ). Les réponses issues d'un module (MM i ) sont transmises à l'entrée du processeur (P) par l'intermédiaire d'un registre à décalage de sortie (RS₁...RS i ...RS n-1 ). De plus, le nombre d'étages du registre à décalage d'entrée est différent pour chacun des modules associés et le nombre total d'étages appartenant aux registres à décalage d'entrée et de sortie associés à l'un des modules (MM i ) est constant et indépendant du module considéré.
Application dans les unités centrales d'ordinateurs à haute performance.
摘要翻译：本发明在于半导体存储器领域。存储器包括多个模块（MMi），每个模块在由处理器P发出的输入请求中接收并在输出端提供对这些请求的响应。 ... 根据相关模块（MMi），循环时间能够变化，对几个不同模块的连续请求的响应可能会相冲突。为了避免这种情况，提供了通过输入移位寄存器（RE1 ... RE1 ... REn-1）将请求发送到每个模块（MMi）的输入的规定）。由模块（MMi）发出的响应通过输出移位寄存器（RS1 ... RSi ... RSn-1）发送到处理器（P）的输入端。此外，输入移位寄存器的级数对于每个相关联的模块是不同的，并且属于与一个模块（MMi）相关联的输入和输出移位寄存器的总级数是恒定的，并且独立于相关模块。 ... 在高性能计算机的中央处理单元中的应用。 ... ...

2. 发明授权

EP0448448B1 Procédé pour calculer l'inverse d'un nombre et calculateur pour la mise en oeuvre dudit procédé 失效转让
标题翻译：的方法来计算一个数字和机器的倒数用于实施该方法
公开(公告)号：EP0448448B1
公开(公告)日：1998-01-14
申请号：EP91400700.0
申请日：1991-03-14
申请人： BULL S.A.
发明人： Keryvel, Georges , Thomas, Jean-Louis
IPC分类号： G06F7/52
CPC分类号： G06F1/0356 , G06F7/535 , G06F2101/12 , G06F2207/5354 , G06F2207/5355 , G06F2207/5356

3. 发明授权

EP0344052B1 Mémoire modulaire 失效
标题翻译：模块化内存
公开(公告)号：EP0344052B1
公开(公告)日：1992-07-22
申请号：EP89401392.9
申请日：1989-05-22
申请人： BULL S.A.
发明人： Keryvel, Georges , Thomas, Jean-Louis , Timsit, Claude
IPC分类号： G06F15/76 , G06F13/16 , G06F5/06
CPC分类号： G06F5/06 , G06F13/1673

4. 发明授权

EP0369843B1 Unité centrale à plusieurs processeurs et plusieurs mémoires pour systèmes de traitement de données 失效转让
标题翻译：中央处理单元具有多个处理器和多个存储器的数据处理系统。
公开(公告)号：EP0369843B1
公开(公告)日：1994-05-18
申请号：EP89402917.2
申请日：1989-10-24
申请人： BULL S.A.
发明人： Keryvel, Georges , Thomas, Jean-Louis
IPC分类号： G06F15/76 , G06F15/16
CPC分类号： G06F15/8092 , G06F15/8007

5. 发明公开

EP0448448A1 Procédé pour calculer l'inverse d'un nombre et calculateur pour la mise en oeuvre dudit procédé 失效转让
标题翻译：的方法来计算一个数字和机器的倒数用于实现此方法。
公开(公告)号：EP0448448A1
公开(公告)日：1991-09-25
申请号：EP91400700.0
申请日：1991-03-14
申请人： BULL S.A.
发明人： Keryvel, Georges , Thomas, Jean-Louis
IPC分类号： G06F7/52
CPC分类号： G06F1/0356 , G06F7/535 , G06F2101/12 , G06F2207/5354 , G06F2207/5355 , G06F2207/5356
摘要： L'invention concerne un procédé utilisable dans les calculateurs numériques pour calculer l'inverse I d'un nombre D.
Selon l'invention, l'inverse est approché par I2 après application d'une correction complémentaire Cjl à une approximation I1 obtenue par approximation linéaire à partir d'une première valeur Io elle-même obtenue à partir d'une table d'inverse. La valeur de la correction Cjl est obtenue à partir de données préétablies CBl et Hj mémorisées dans des tables de dimensions réduites.
L'invention concerne également un calculateur numérique pour mettre en oeuvre le procédé présenté ci-dessus.
摘要翻译：本发明涉及在用于计算数D。根据本发明，逆由I2互补校正CJL的应用之后的逼近的逆I数字计算器可用的方法，以在近似I1的基础上获得由线性近似一个firstValue木卫一本身倒数表的获得。校正的值被获得CJL预先建立的数据的基础上CB1和器Hj减小的尺寸的表格中存储上。因此，本发明涉及一种用于实施上面提出的方法的数字计算器。

6. 发明公开

EP0369843A1 Unité centrale à plusieurs processeurs et plusieurs mémoires pour systèmes de traitement de données 失效转让
标题翻译：中央处理单元具有多个处理器和多个存储器的数据处理系统。
公开(公告)号：EP0369843A1
公开(公告)日：1990-05-23
申请号：EP89402917.2
申请日：1989-10-24
申请人： BULL S.A.
发明人： Keryvel, Georges , Thomas, Jean-Louis
IPC分类号： G06F15/76 , G06F15/16
CPC分类号： G06F15/8092 , G06F15/8007
摘要： L'invention se situe dans le domaine des systèmes de traitement de l'information.
L'invention concerne une unité centrale qui comprend plusieurs processeurs (P₁,...P i-1 ,P i ,...,P n ) envoyant des demandes à plusieurs mémoires (M₁,...M i-1 ,M i ,...,M n ) par une interconnexion d'entrée et recevant les réponses de ces mémoires par une interconnexion de sortie.
Pour simplifier l'interconnexion d'entrée lorsque le nombre de processeurs (P i ) et de mémoires (M i ) augmente, on utilise un anneau (AS₁) de stations (ST i ) munies d'un registre (1).
Une demande issue d'un processeur (P i ) est chargée dans une station (ST i ) lorsque cette station est libre ou se libère sinon l'anneau (AS₁) fonctionne en registre à décalage rebouclé. Une station se libère lorsque la demande contenue dans la station avale est acceptée par une mémoire.
Un dispositif analogue peut être utilisé pour l'interconnexion de sortie.
Application notamment aux calculateurs vectoriels.
摘要翻译：本发明在于在信息处理系统的领域。本发明涉及到一个中心单元，其包括若干处理器（P1，... PI-1，裨...，Pn）的发送请求到几个存储器（M1 ...的Mi-1，祢...，Mn）的通过到输入互连，并通过输出互连接收来自合成存储器的响应。为了简化输入互连当处理器（PI）（MI）的数目和记忆的增加，装备有寄存器（1）站的环（AS1）（STI）被使用。由处理器（PI）发出的请求被装入站（STI）当这个站是游离的或成为环回移位寄存器模式的分类，否则该环（AS1）的功能。当包含在下游站的请求由存储器接受的站变得自由。一种类似的装置可以被用于输出互连。特别是向量计算机应用。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式