专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

101. 发明公开

EP0339515A1 Verfahren und Anordnung zur Taktrückgewinnung aus einem Datensignal durch fortlaufende Anpassung eines örtlich erzeugten Taktes an ein Datensignal 失效
标题翻译：方法和装置，用于从数据信号通过本地产生的时钟的持续调整数据信号的时钟恢复。
公开(公告)号：EP0339515A1
公开(公告)日：1989-11-02
申请号：EP89107270.4
申请日：1989-04-21
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Kollmeier, Manfred, Dipl.-Ing. (FH)
IPC分类号： H04L7/02
CPC分类号： H04L7/0338
摘要： Zu einem Datensignal soll ein frequenz- und phasenrichtiger Takt in einer vollintegrierten Anordnung erzeugt werden.
Ein Hilfstakterzeuger (2) erzeugt eine Folge von Hilfstakten (HT1 - HT4). Diese weisen dieselbe oder in positiver oder negativer Richtung etwas abweichende Bitrate des Datensignals (Da, Db) entsprechende Frequenz auf. Außerdem sind deren Phasenabstände untereinander gleich. Ein Phasendetektor (7) vergleicht das Datensignal mit den Hilfstakten (HT1 - HT4) und eine Steuerlogik (8) wählt über einen Umschalter (9) einen von diesen als Takt (T) aus. Es wird ein Hilfstakt (HT1 - HT4) ausgewählt, auf den synchron und spikefrei umgeschaltet werden kann.
Dieses Verfahren eignet sich für die Taktrückgewinnung in Digitalsignal-Multiplexgeräten an der F1an- und F2an-Schnittstelle.
摘要翻译：具有正确频率和相位的数据信号的时钟是一个完全集成的装置中产生。一个辅助的时钟发生器（2）基因速率辅助时钟的序列（HT1 - HT4）。时钟论文的频率相同或在正或负方向上稍微不同，对应于数据信号（DA，DB）的比特率。更完了，它们的相位角是彼此相同。以及控制逻辑（8）通过一个转换开关（9）选择合成的时钟（T）中的一个 - 相位检测器（7）与所述辅助时钟（HT4 HT1）比较数据信号。的辅助时钟（HT1 - HT4）被选择为哪个同步和尖峰 - 自由切换可制成。这种方法适用于F1an和F2an接口上的数字信号复用单元的时钟恢复。

102. 发明授权

EP0168330B1 Dispositif de cadrage automatique d'horloge locale par rapport à un signal de données et circuit d'échantillonnage en comportant application 失效
标题翻译：用于数据信号的本地时钟自动同步的设备及其应用的采样电路
公开(公告)号：EP0168330B1
公开(公告)日：1989-05-10
申请号：EP85401449.5
申请日：1985-07-15
申请人： Servel, Michel , Thomas, Alain
发明人： Servel, Michel , Thomas, Alain
IPC分类号： H04L7/02
CPC分类号： H04L7/0338

103. 发明公开

EP0094865A3 Packet mode data transmitter and receiver 失效
标题翻译：分组模式数据发送器和接收器
公开(公告)号：EP0094865A3
公开(公告)日：1984-10-24
申请号：EP83400893
申请日：1983-05-03
申请人： THOMSON-CSF TELEPHONE
发明人： BUENO, Serge
IPC分类号： H04L07/10 , H04L07/02
CPC分类号： H04L7/0338 , H04L7/005 , H04L7/041 , H04L7/044 , H04L2012/5674
摘要： La présente invention concerne un émetteur et un récepteur de données en mode paquet pour une transmis sion à haut débit d'information.
Elle consiste à réaliser un émetteur comprenant un codeur (100) et un générateur d'impulsions (101) pour émettre un signal constitué par des paquets espacés par des silences pendant lesquels sont transmises des impulsions générées à un rythme donné définissant le débit de la transmission d'information; et un récepteur comprenant un circuit de détection de signaux (103) permettant de discri miner ces impulsions et de prendre en compte ces impul sions à l'aide d'une horloge interne, un circuit d'échantillon nage permettant d'échantillonner (104) les paquets détectés à l'aide de signaux d'horloge appropriés, un circuit de sélection et de mémorisation (105) permettant de sélection ner le signal d'horloge le mieux adapté au traitement.
Application à la transmission de données par paquet.

104. 发明公开

EP2573975A3 Method and device for selecting sampling clock signal 有权
标题翻译： Verfahren und Vorrichtung zur Auswahl eines Abtasttaktsignals
公开(公告)号：EP2573975A3
公开(公告)日：2017-04-12
申请号：EP12177493.9
申请日：2012-07-23
申请人： Huawei Technologies Co., Ltd.
发明人： Rao, Junyang , Peng, Aimin , Hu, Rongguo , Feng, Kai
IPC分类号： H04L7/033 , G06F1/04 , H04L7/00
CPC分类号： H04L7/0338 , G06F1/04 , H04L7/0008
摘要： Embodiments of the present invention disclose a method and device for selecting a sampling clock signal. The method includes: obtaining, by a logic chip, a data edge of a data signal and a clock edge of a clock signal, selecting a sampling edge according to the data edge and the clock edge, and sending a selecting signal corresponding to the sampling edge to a selector; and selecting, by the selector, a sampling clock signal according to the selecting signal. The technical solutions provided by the embodiments of the present invention can solve problems of poor system maintainability and high cost of operation and maintenance because a receiver device needs to select a sampling clock signal through manual configuration in the synchronous serial-port communication in the prior art.
摘要翻译：本发明的实施例公开了一种用于选择采样时钟信号的方法和装置。该方法包括：通过逻辑芯片获取数据信号的数据沿和时钟信号的时钟沿，根据数据沿和时钟沿选择采样边沿，并发送与采样相对应的选择信号边缘到选择器; 以及由选择器根据选择信号选择采样时钟信号。本发明实施例提供的技术方案可以解决现有技术中同步串口通信中的接收机设备需要通过手动配置选择采样时钟信号，从而解决系统维护性差和操作维护成本高的问题。。

105. 发明授权

EP1919121B1 Determining oversampled data to be included in unit intervals 有权转让
标题翻译：过取样的数据的测定应包含在单位间隔
公开(公告)号：EP1919121B1
公开(公告)日：2017-03-15
申请号：EP07254316.8
申请日：2007-10-31
申请人： Silicon Image, Inc.
发明人： Choi, Hoon
IPC分类号： H04L7/033
CPC分类号： H04L7/0338

106. 发明授权

EP2238708B1 APPARATUS AND METHODS FOR DIFFERENTIAL SIGNAL RECEIVING 有权转让
标题翻译：用于差分信号接收的装置和方法
公开(公告)号：EP2238708B1
公开(公告)日：2014-01-22
申请号：EP08858515.3
申请日：2008-10-29
申请人： Rambus Inc.
发明人： LEIBOWITZ, Brian, S. , KIM, Jaeha , LEE, Hae-Chang
IPC分类号： H04L7/033 , G06F13/42 , G11C7/10 , H03K5/13 , H04L7/00
CPC分类号： H04L7/0338 , H03K5/133 , H04L7/0008

107. 发明公开

EP1919121A3 Determining oversampled data to be included in unit intervals 有权转让
标题翻译：过取样的数据的测定应包含在单位间隔
公开(公告)号：EP1919121A3
公开(公告)日：2011-03-23
申请号：EP07254316.8
申请日：2007-10-31
申请人： Silicon Image, Inc.
发明人： Choi, Hoon
IPC分类号： H04L7/033
CPC分类号： H04L7/0338
摘要： In some embodiments, a chip includes sampling circuitry to produce oversampled data from a received signal, and logic to determine which of the oversampled data are to be part of different unit intervals, wherein some of the unit intervals have a number of oversampled data that is different than a number of oversampled data typically included in the unit intervals. Other embodiments are described and claimed.

108. 发明授权

EP1370966B1 A NOVEL MASSIVELY PARRALLEL SUPERCOMPUTER 有权
标题翻译：新型固体并行超级计算机
公开(公告)号：EP1370966B1
公开(公告)日：2010-08-25
申请号：EP02733807.8
申请日：2002-02-25
申请人： International Business Machines Corporation
发明人： BLUMRICH, Matthias A. , CHEN, Dong, c/o IBM United Kingdom Limited , CHIU, George L. , CIPOLLA, Thomas, M. , COTEUS, Paul, W. , GARA, Alan, G. , GIAMPAPA, Mark, E. , HEIDELBERGER, Philip , KOPSCAY, Gerald, V. , MOK, Lawrence, S. , TAKKEN, Todd, E. c/o IBM United Kingdom Limited,
IPC分类号： G06F15/16 , G06F15/00
CPC分类号： H05K7/20836 , F24F11/77 , G06F9/52 , G06F9/526 , G06F15/17381 , G06F17/142 , G09G5/008 , H04L7/0338
摘要： A fan module including: two or more individual fans, each fan having an air movement means and a motor engaged with the air movement means for accelerating air entering each of the two or more individual fans; a temperature sensor for sensing a temperature associated with the two or more fans and for outputting a first signal corresponding to the temperature; rotational speed sensor for outputting a second signal corresponding to a rotational speed of each of the two or more fans; and a processor for receiving the first and second signals and controlling the two or more individual fans based on the first and second signals.

109. 发明公开

EP1370941A4 FAULT ISOLATION THROUGH NO-OVERHEAD LINK LEVEL CRC 审中-公开
标题翻译：故障隔离THROUGH没有开销链路级CRC
公开(公告)号：EP1370941A4
公开(公告)日：2010-02-24
申请号：EP02713679
申请日：2002-02-25
申请人： IBM
发明人： CHEN DONG , COTEUS PAUL W , GARA ALAN G
IPC分类号： G06F11/10 , G06F13/14 , G06F9/46 , G06F9/52 , G06F11/00 , G06F11/20 , G06F12/00 , G06F12/02 , G06F12/08 , G06F12/10 , G06F13/00 , G06F13/24 , G06F13/38 , G06F15/173 , G06F15/177 , G06F15/80 , G06F17/14 , H04L1/00 , H04L7/02 , H04L7/033 , H04L12/28 , H04L12/56 , H04L25/02 , H05K7/20
CPC分类号： H05K7/20836 , F24F11/77 , G06F9/52 , G06F9/526 , G06F15/17381 , G06F17/142 , G09G5/008 , H04L7/0338 , Y02B30/746
摘要： A fan module including: two or more individual fans, each fan having an air movement means and a motor engaged with the air movement means for accelerating air entering each of the two or more individual fans; a temperature sensor for sensing a temperature associated with the two or more fans and for outputting a first signal corresponding to the temperature; rotational speed sensor for outputting a second signal corresponding to a rotational speed of each of the two or more fans; and a processor for receiving the first and second signals and controlling the two or more individual fans based on the first and second signals.

110. 发明公开

EP2061177A1 DATA REPRODUCTION CIRCUIT 审中-公开
标题翻译： DATENWIEDERGABESCHALTUNG
公开(公告)号：EP2061177A1
公开(公告)日：2009-05-20
申请号：EP06797356.0
申请日：2006-09-04
申请人： Mitsubishi Electric Corporation
发明人： SUZUKI, Naoki , TAGAMI, Hitoyuki , NOGAMI, Masamichi , NAKAGAWA, Junichi
IPC分类号： H04L7/02 , H04J3/06
CPC分类号： H04L7/0338 , H04L7/04
摘要： Provided is a data recovery circuit including an input data phase detection circuit for outputting a gate signal synchronized with a rising phase of input data, a gated multiphase oscillator for instantly generating N-phase clocks based on the gate signal as a trigger, data discriminating and reproducing circuits for outputting sampled data of the input data which are synchronized with the clocks, a continuous clock generation circuit for generating a continuous clock which is a reference clock, continuous clock synchronization circuits for synchronizing the sampled data with the continuous clock and outputting the synchronized sampled data as phase synchronization data, and a phase selector for selecting the phase synchronization data having an optimum discrimination phase with the largest phase margin with respect to the input data and outputting the selected phase synchronization data as recovery data.
摘要翻译：提供了一种数据恢复电路，包括用于输出与输入数据的上升相位同步的门信号的输入数据相位检测电路，用于基于门信号作为触发立即生成N相时钟的门控多相振荡器，数据鉴别和用于输出与时钟同步的输入数据的采样数据的再现电路，用于产生作为参考时钟的连续时钟的连续时钟产生电路，用于使采样数据与连续时钟同步的连续时钟同步电路，并输出同步采样数据作为相位同步数据，以及相位选择器，用于相对于输入数据选择具有最大相位裕度的最佳鉴别相位的相位同步数据，并输出所选择的相位同步数据作为恢复数据。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式