会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 10. 外观设计
    • 用于电脑的图形用户界面
    • CN304280046S
    • 2017-09-12
    • CN201630651452.6
    • 2016-12-28
    • 江苏虎甲虫计算技术有限公司
    • 王芝斌柴志雷阳文敏张圆蒲周浩杰
    • 1.本外观设计产品的名称:用于电脑的图形用户界面。
      2.本外观设计产品的用途:本产品为电脑,其用途为运行程序。
      3.本外观设计产品的设计要点:在于屏幕中的图形用户界面。
      4.最能表明本外观设计设计要点的图片或照片:主视图。
      5.省略视图:省略其它视图。
      6.界面用途:本界面为OpenHEC远程硬件实验界面,可远程使用的硬件实验中心,支持用户随时随地在线使用。
      可以在线进行从EDA、FPGA、数字逻辑、CPU设计、计算机组成原理、计算机体系结构、操作系统、编译原理到软硬件协同设计的贯通式实验。
      将传统 FPGA 产品开发时要经历的开发评估电路板、验证算法、制作产品原型、产品定型等需要投入大量资金并需要专业人员才能胜任的高难度工作大大简化。
      7.本图形用户界面人机交互的方式及界面动态变化状态:产品界面为实验操作的交互界面;主视图为虚拟IO的实时监控界面,其输入、输出信号绑定的是FPGA支撑的虚拟管脚;界面变化状态图1是通过点击主视图右上方按钮“IO设置”时出现的界面,IO设置的目的是为了用户调试方便,允许用户将实验界面的IO所显示的名字与FPGA内部用户设计的逻辑命名设为一样的;IO设置之后,想要监控的信号名称发生变化,如图形界面变化状态图2;界面变化状态图3是通过点击主视图右上方按钮“配置FPGA”时出现的界面,弹出可配置文件并选择,点击“配置”按钮进行配置比特流;如果配置成功,出现界面变化状态图4,显示配置比特流成功,点击确认即可;界面变化状态图5是在右侧选择框中选择时序逻辑的IO触发方式:单步时钟的上升沿触发模式,点击单步运行,输出信号产生的结果。