专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE102021118788A1 VERFAHREN UND STRUKTUREN FÜR VERBESSERTEN FERROELEKTRISCHEN DIREKTZUGRIFFSSPEICHER (FeRAM) 未知
公开(公告)号：DE102021118788A1
公开(公告)日：2023-01-19
申请号：DE102021118788
申请日：2021-07-21
申请人： TAIWAN SEMICONDUCTOR MFG CO LTD
发明人： CHEN TZU-YU , TU KUO-CHI , SHIH SHENG-HUNG , CHANG FU-CHEN
IPC分类号： H10B53/30
摘要： Einige Ausführungsformen betreffen eine ferroelektrische Direktzugriffsspeichervorrichtung (Ferroelectric Random-Access Memory, FeRAM). Die FeRAM-Vorrichtung umfasst eine untere Elektrodenstruktur und eine obere Elektrode, die über der ferroelektrischen Struktur liegt. Die obere Elektrode hat eine erste Breite, die zwischen äußersten Seitenwänden der oberen Elektrode gemessen wird. Eine ferroelektrische Struktur trennt die untere Elektrodenstruktur von der oberen Elektrode. Die ferroelektrische Struktur hat eine zweite Breite, die zwischen äußersten Seitenwänden der ferroelektrischen Struktur gemessen wird. Die zweite Breite ist größer als die erste Breite, dergestalt, dass die ferroelektrische Struktur einen Vorsprung aufweist, der eine Differenz zwischen der ersten Breite und der zweiten Breite widerspiegelt. Eine dielektrische Seitenwand-Abstandhalterstruktur ist auf dem Vorsprung angeordnet und bedeckt die äußersten Seitenwände der oberen Elektrode.

2. 发明专利

DE102022100880A1 GRENZFLÄCHENSCHICHT MIT HOHER TEXTURGLEICHMÄSSIGKEIT ZUR VERBESSERUNG EINER FERROELEKTRISCHEN SCHICHT 未知
公开(公告)号：DE102022100880A1
公开(公告)日：2023-01-19
申请号：DE102022100880
申请日：2022-01-17
申请人： TAIWAN SEMICONDUCTOR MFG CO LTD
发明人： CHEN TZU-YU , SHIH SHENG-HUNG , CHANG FU-CHEN , TU KUO-CHI
IPC分类号： H10B51/00 , H01L21/28 , H10N70/00
摘要： Verschiedene Ausführungsformen der vorliegenden Offenbarung betreffen eine Speicherzelle, wobei sich eine Grenzflächenschicht an einer Unterseite einer ferroelektrischen Schicht zwischen einer unteren Elektrode und einer ferroelektrischen Schicht befindet. Die Grenzflächenschicht ist ein anderes Material als die untere Elektrode und die ferroelektrische Schicht und hat eine Oberseite mit hoher Texturgleichmäßigkeit im Vergleich zu einer Oberseite der unteren Elektrode. Die Grenzschicht kann zum Beispiel ein Dielektrikum, ein Metalloxid oder ein Metall sein, das: (1) amorph; (2) einkristallin; (3) kristallin mit geringer Korngrößenvariation; (4) kristallin mit einem hohen Prozentsatz an Körnern, die eine gemeinsame Orientierung haben; (5) kristallin mit einem hohen Prozentsatz an Körnern mit kleiner Korngröße; oder (6) eine beliebige Kombination des oben Genannten ist. Es hat sich gezeigt, dass solche Materialien zu einer hohen Texturgleichmäßigkeit auf der Oberseite der Grenzschicht führen.

3. 发明专利

DE112018000825B4 Flash-Speicheranordnung und Verfahren zu deren Herstellung 未知
公开(公告)号：DE112018000825B4
公开(公告)日：2023-01-19
申请号：DE112018000825
申请日：2018-02-07
申请人： MICROCHIP TECH INC
发明人： DARYANANI SONU , CHEN BOMY , HYMAS MEL
IPC分类号： H10B41/00 , H01L29/423 , H01L29/66 , H10B41/30
摘要： Verfahren zum Herstellen einer Flash-Speicheranordnung auf einem Substrat, wobei das Verfahren die folgenden Schritte aufweist:Anfertigen des Substrats (100) mit flacher Grabenisolation (120), um aktive Abschnitte (110) zu definieren und voneinander zu trennen;Abscheiden einer Floating-Gate-Oxidschicht (140) auf dem angefertigten Substrat (100);Abscheiden einer Floating-Gate-Polysiliziumschicht (130) auf der Floating-Gate-Oxidschicht (140);Polieren der Floating-Gate-Polysiliziumschicht (130), um eine Vielzahl von schmalen Floating-Gates (130) oberhalb der aktiven Abschnitte (110) des Substrats (100) zu isolieren;Abscheiden einer Siliziumnitridschicht (150) auf der Vielzahl von Floating-Gates (130);Strukturieren und Ätzen der Siliziumnitridschicht (150), um Siliziumnitridelemente zu erzeugen;Abscheiden einer Reihe von Oxidabstandshaltern (170) entlang der Seiten der Siliziumnitridelemente;Einsetzen eines Source-Übergangs (180) in das Substrat (100) unterhalb der einzelnen Floating-Gates (130);Entfernen der Floating-Gate-Polysiliziumschicht (130), außer unter einzelnen Oxidabstandshaltern (170), wobei die verbleibenden Floating-Gates (130) eine Breite von etwa 120 nm aufweisen, dann Entfernen der Reihe von Oxidabstandshaltern (170);Abscheiden einer Zwischenpolyschicht (190) auf den verbleibenden Floating-Gates (130); Abscheiden einer zweiten Polysiliziumschicht (200) auf der Zwischenpolyschicht (190); undStrukturieren und Ätzen der zweiten Polysiliziumschicht (200), um die zweite Polysiliziumschicht (200) in Wortleitungsanordnungen (250) und Lösch-Gates (260) zu trennen.

4. 发明专利

DE102017111528B4 Halbleitervorrichtung, die einen nicht-flüchtigen Speicher enthält, und Herstellungsverfahren dafür 未知
公开(公告)号：DE102017111528B4
公开(公告)日：2023-01-19
申请号：DE102017111528
申请日：2017-05-26
申请人： TAIWAN SEMICONDUCTOR MFG CO LTD
发明人： WU WEI CHENG , TENG LI-FENG
IPC分类号： H10B41/42 , H01L21/768 , H01L27/105 , H10B99/00
摘要： Verfahren zur Herstellung einer Halbleitervorrichtung, die einen nicht-flüchtigen Speicher enthält, wobei das Verfahren Folgendes umfasst:Bilden einer Zellenstruktur, wobei die Zellenstruktur Folgendes enthält:eine gestapelte Struktur, die Folgendes enthält: eine erste Polysiliziumschicht (30), die über einer ersten dielektrischen Schicht (21) angeordnet ist, eine zweite dielektrische Schicht (35), die über der ersten Polysiliziumschicht (30) angeordnet ist, eine dritte dielektrische Schicht (23), die über der zweiten dielektrischen Schicht (35) angeordnet ist, und eine zweite Polysiliziumschicht (40), die über der dritten dielektrischen Schicht (23) angeordnet ist; unddritte Polysiliziumschichten (50), die auf beiden Seiten der gestapelten Struktur undangrenzend an die gestapelte Struktur angeordnet sind;mindestens teilweises Entfernen der zweiten Polysiliziumschicht (40), wodurch ein Steuer-Gate-Raum (61) gebildet wird; undAusbilden eines leitfähigen Materials (65) in dem Steuer-Gate-Raum (61).

5. 发明专利

DE112018005614B4 Verfahren zum Bilden einer Halbleitereinheit 未知
公开(公告)号：DE112018005614B4
公开(公告)日：2023-01-19
申请号：DE112018005614
申请日：2018-12-19
申请人： IBM
发明人： LI YULONG , SOLOMON PAUL MICHAEL , KOSWATTA SIYURANGA
IPC分类号： H01L29/772 , H01L21/335 , H01L29/417 , H01L29/49 , H01L29/788 , H01L29/82 , H10B41/00 , H10B51/00
摘要： Verfahren zum Bilden einer Halbleitereinheit (800), wobei das Verfahren aufweist:Bilden (704) eines Source-Anschlusses (825) und eines Drain-Anschlusses (827) eines Feldeffekttransistors (FET) auf einem Substrat (805), wobei der Source-Anschluss und der Drain-Anschluss auf jeder Seite eines Kanalbereichs (850) durch Ätzen von Aussparungen in dem Substrat und Abscheiden von dotierten Bereichen in den Aussparungen gebildet werden; undBilden (706) einer Energiebarriere (830) zwischen dem Source-Anschluss und dem Kanalbereich durch Ätzen einer Aussparung in dem Substrat und Abscheiden eines dotieren Bereich in dieser Aussparung; undBilden (708) einer leitfähigen Gate-Elektrode oberhalb des Kanalbereichs.

6. 发明专利

DE102022117194A1 Magnetfeldsensor mit in Reihe angeordneten MTJ-Elementen 未知
公开(公告)号：DE102022117194A1
公开(公告)日：2023-01-19
申请号：DE102022117194
申请日：2022-07-11
申请人： GLOBALFOUNDRIES US INC
发明人： DIXIT HEMANT M , NAIK VINAYAK BHARAT , YAMANE KAZUTAKA , TOH ENG HUAT
IPC分类号： H10N50/10 , G01R33/02 , G01R33/09 , H10B61/00
摘要： Ein Magnetfeldsensor kann eine Mehrzahl von MTJ-Elementen umfassen. Jedes MTJ-Element weist einen Zustand auf, der durch die Richtung des magnetischen Moments einer Erfassungsschicht relativ zu einer gepinnten Referenzschicht bei Abwesenheit eines externen Magnetfelds angezeigt wird. Die mehreren MTJ-Elemente sind in zwei im Wesentlichen identischen Mengen von mindestens zwei MTJ-Elementen angeordnet, wobei jedes MTJ-Element in jeder jeweiligen Menge einen anderen Zustand aufweist. Die Zustände der MTJ-Elemente sind so angeordnet, dass sie das externe Magnetfeld unabhängig von der Richtung des externen Magnetfelds messen. Die MTJ-Elemente umfassen die gleichen Materialschichten und sind elektrisch in Reihe geschaltet.

7. 发明申请

WO2023076803A1 APPARATUSES AND METHODS OF CONTROLLING HYDROGEN SUPPLY IN MEMORY DEVICE 审中-公开
公开(公告)号：WO2023076803A1
公开(公告)日：2023-05-04
申请号：PCT/US2022/077929
申请日：2022-10-11
申请人： MICRON TECHNOLOGY, INC.
发明人： MURATA, Naokazu
IPC分类号： H10B12/00 , H01L21/768 , H01L21/02 , H01L21/285
摘要： Apparatuses and methods for controlling hydrogen diffusion to a substrate in manufacturing memory devices are described. An example apparatus includes: a substrate; an active region in the substrate; at least one first conductive material above the active region; a hydrogen source layer on the at least one first conductive material, the hydrogen source layer including hydrogen atoms and/or molecules and the hydrogen source layer configured to release the hydrogen atoms and/or molecules; a hydrogen diffusion barrier layer on the conductive layer; and at least one second conductive material above the hydrogen diffusion barrier layer, the at least one second conductive material coupled to the at least one first conductive material. The at least one first conductive material has hydrogen diffusion properties. The hydrogen diffusion barrier layer has hydrogen barrier properties.

8. 发明申请

WO2023075544A1 3차원 플래시 메모리 및 그 제조 방법 审中-公开
公开(公告)号：WO2023075544A1
公开(公告)日：2023-05-04
申请号：PCT/KR2022/016815
申请日：2022-10-31
申请人： 한양대학교 산학협력단
发明人： 송윤흡 , 심재민
IPC分类号： H10B43/35 , H10B43/27 , H10B43/40 , H10B43/50 , H10B43/30
摘要： 집적화를 개선하고, 적층 구조체 내 하나의 넓은 면적으로 형성되는 워드 라인으로 인한 프린징 필드의 영향성을 개선하는 3차원 플래시 메모리 및 그 제조 방법이 개시된다. 상기 3차원 플래시 메모리는 수평 방향으로 연장 형성되며 수직 방향으로 교대로 적층된 층간 절연막들 및 워드 라인들, 상기 층간 절연막들 및 상기 워드 라인들을 상기 수직 방향으로 관통하며 연장 형성되는 수직 채널 구조체들, 및 수직 채널 구조체들을 수평 평면 상에서 서로 연결시키며 상기 수직 방향으로 연장 형성되는 적어도 하나의 수직 연결 패턴을 포함한다.

9. 发明申请

WO2023049132A1 A 3D SEMICONDUCTOR DEVICE AND STRUCTURE WITH HEAT SPREADER 审中-公开
公开(公告)号：WO2023049132A1
公开(公告)日：2023-03-30
申请号：PCT/US2022/044165
申请日：2022-09-21
申请人： MONOLITHIC 3D INC.
发明人： OR-BACH, Zvi , HAN, Jin-Woo , CRONQUIST, Brian
IPC分类号： H10B43/30 , H10B43/40 , H10B43/50 , H01L23/528 , H01L23/367 , H04L25/02 , H04L27/26 , G06N3/08
摘要： A semiconductor device, the device including: a first level including a plurality of first transistors, where at least one of the plurality of first transistors includes a single crystal channel; a first interconnect layer disposed on top of the plurality of first transistors; a plurality of ground lines disposed underneath the plurality of first transistors, the plurality of ground lines connecting from a ground to at least one of the plurality of first transistors; a plurality of power lines disposed underneath the plurality of first transistors, the plurality of power lines connecting from power to at least one of the plurality of first transistors; and a heat conductive material disposed so to be in contact with the plurality of ground lines and the plurality of power lines, where the heat conductive material includes diamond molecules.

10. 发明申请

WO2023090132A1 磁気抵抗効果メモリ、メモリアレイ及びメモリシステム审中-公开
公开(公告)号：WO2023090132A1
公开(公告)日：2023-05-25
申请号：PCT/JP2022/040609
申请日：2022-10-31
申请人：ソニーセミコンダクタソリューションズ株式会社
发明人：阪井　塁 , 細見　政功 , 肥後　豊 , 平賀　啓三
IPC分类号： H10B61/00 , G11C11/16 , H10N50/10 , H10N50/20
摘要：磁気抵抗効果メモリの書き込みを簡略化する。磁気抵抗効果メモリは、磁気抵抗効果素子（１２０）を有する。その磁気抵抗効果メモリが有するその磁気抵抗効果素子（１２０）は、磁化方向が可変の磁化自由層であって電圧制御磁気異方性効果を有する電圧制御磁気異方性効果層（第１の磁化自由層１４１）と、磁化方向が可変の磁化自由層であって電圧制御磁気異方性効果を有さない非電圧制御磁気異方性効果層（第２の磁化自由層１４３）と、磁気異方性を有するとともに磁化方向が不変の磁化固定層（１２２）とを備える。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式