专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

CN102089881B 制造基于栅控横向晶闸管的随机存取存储器(GLTRAM)单元的方法失效
公开(公告)号：CN102089881B
公开(公告)日：2013-03-27
申请号：CN200980119832.2
申请日：2009-05-28
申请人：格罗方德半导体公司
发明人： H-J·曹
IPC分类号： H01L27/102 , G11C11/39 , H01L21/332 , H01L29/74 , H01L27/06
CPC分类号： H01L27/1027 , G11C11/39 , H01L27/0817
摘要：提供一种用以制造基于栅控横向晶闸管存储器装置(gltram)的方法。设置半导体层(406)，该半导体层(406)中包含第一导电性类型的第一、第二、第三和第四阱区(463、471、486、493)。第一栅极结构(465/408)覆盖该第一阱区(463)，第二栅极结构(475/408)覆盖该第二阱区(471)，第三栅极结构(485/408)覆盖该第三阱区(486)且与该第二栅极结构(475/408)成为一体，且第四栅极结构(495/408)覆盖该第四阱区(493)。形成相邻于该第一栅极结构(465/408)的第一侧壁(414)与相邻于第二到第四栅极结构(475/408、485/408、495/408)的侧壁(412、413、416、417、418、419)的侧壁间隔件(467)。此外，形成覆盖该第一阱区(463)的一部分(468)与该第一栅极结构(465/408)的一部分的绝缘间隔块(469)。该绝缘间隔块(469)相邻于该第一栅极结构(465/408)的第二侧壁(415)。形成相邻于该第一栅极结构(465/408)的第一源极区(472)，形成在该第一和第二栅极结构(465/408、475/408)之间的公共漏极/阴极区(474/464)，形成相邻于该第三栅极结构(485/408)的第二源极区(482)，形成在该第三和第四栅极结构(485/408、495/408)之间的公共漏极/源极区(484/492)，并形成相邻于该第四栅极结构(495/408)的漏极区(494)。形成延伸至相邻于在该第一栅极结构(465/408)的该绝缘间隔块(467)之下的该第一阱区(463)中的第一基极区(468)，并形成延伸至相邻于该第一基极区(468)的该第一阱区(463)中的该第一阱区(463)中的阳极区(466)。

2. 发明公开

CN1700348A 硅储存媒体及其控制器、控制方法以及应用资料框架格式失效
公开(公告)号：CN1700348A
公开(公告)日：2005-11-23
申请号：CN200410042321.4
申请日：2004-05-17
申请人：万国电脑股份有限公司
发明人：谢祥安
IPC分类号： G11C8/12 , G11C11/39
摘要：本发明是关于一种硅储存媒体、硅储存媒体控制器及其控制方法、资料框架为格式的储存媒体。该硅储存媒体控制器，能充分利用储存空间，由增加关联对照表缓冲区以及定址对照模块，以包括系统端记录的前置描述元的资料框架，提供硅储存体控制器依据上述对照码产生系统存取位址与资料框架之间的关联对照表，藉以在进行存取作业时，迅速判断所对应资料框架实际储存位置，以进行后续读取或更新作业。在前置描述元中，除“资料框架”的对照码、起始位址、以及标示框架资料长度之外，更可包括压缩演算法区别码、参照资料表的指标等资讯，提供硅储存媒体控制器具有压缩/解压缩功能时作为建立关联对照表的依据。

3. 发明授权

CN110880347B 排列电路有权
公开(公告)号：CN110880347B
公开(公告)日：2023-10-03
申请号：CN201811306760.X
申请日：2018-11-05
申请人：高丽大学校产学协力团
发明人：金相植 , 赵庚娥 , 赵鎭先 , 任斗赫 , 禹率娥
IPC分类号： G11C11/39
摘要：本发明公开排列电路。根据本发明的一实施例，排列电路包括二极管结构体的源区与存取电子器件的漏极区域串联的多个反馈场效应电子器件，上述二极管结构体与位线及第一字线相连接，上述存取电子器件与源线及第二字线相连接，向上述位线、上述第一字线及上述第二字线选择性施加电压来执行随机存取动作。

4. 发明公开

CN110880347A 排列电路有权
公开(公告)号：CN110880347A
公开(公告)日：2020-03-13
申请号：CN201811306760.X
申请日：2018-11-05
申请人：高丽大学校产学协力团
发明人：金相植 , 赵庚娥 , 赵鎭先 , 任斗赫 , 禹率娥
IPC分类号： G11C11/39
摘要：本发明公开排列电路。根据本发明的一实施例，排列电路包括二极管结构体的源区与接近电子器件的漏极区域串联的多个反馈场效应电子器件，上述二极管结构体与位线及第一字线相连接，上述接近电子器件与源线及第二字线相连接，向上述位线、上述第一字线及上述第二字线选择性施加电压来执行任意接近动作。

5. 发明公开

CN107358975A 闸流晶体管随机存取存储器中的功率减小无效
公开(公告)号：CN107358975A
公开(公告)日：2017-11-17
申请号：CN201710454983.X
申请日：2015-09-25
申请人：克劳帕斯科技有限公司
发明人： H·栾 , B·贝特曼 , V·阿克赛尔拉德 , C·程
IPC分类号： G11C11/39 , H01L27/102
摘要：本发明涉及闸流晶体管随机存取存储器中的功率减小。本发明公开了一种使用垂直闸流晶体管的易失性存储器阵列，同时公开了减少这种阵列中功耗的方法。

6. 发明公开

CN102089881A 制造基于栅控横向晶闸管的随机存取存储器(GLTRAM)单元的方法失效
公开(公告)号：CN102089881A
公开(公告)日：2011-06-08
申请号：CN200980119832.2
申请日：2009-05-28
申请人：格罗方德半导体公司
发明人： H-J·曹
IPC分类号： H01L27/102 , G11C11/39 , H01L21/332 , H01L29/74 , H01L27/06
CPC分类号： H01L27/1027 , G11C11/39 , H01L27/0817
摘要：提供一种用以制造基于栅控横向晶闸管存储器装置(gltram)的方法。设置半导体层(406)，该半导体层(406)中包含第一导电性类型的第一、第二、第三和第四阱区(463、471、486、493)。第一栅极结构(465/408)覆盖该第一阱区(463)，第二栅极结构(475/408)覆盖该第二阱区(471)，第三栅极结构(485/408)覆盖该第三阱区(486)且与该第二栅极结构(475/408)成为一体，且第四栅极结构(495/408)覆盖该第四阱区(493)。形成相邻于该第一栅极结构(465/408)的第一侧壁(414)与相邻于第二到第四栅极结构(475/408、485/408、495/408)的侧壁(412、413、416、417、418、419)的侧壁间隔件(467)。此外，形成覆盖该第一阱区(463)的一部分(468)与该第一栅极结构(465/408)的一部分的绝缘间隔块(469)。该绝缘间隔块(469)相邻于该第一栅极结构(465/408)的第二侧壁(415)。形成相邻于该第一栅极结构(465/408)的第一源极区(472)，形成在该第一和第二栅极结构(465/408、475/408)之间的公共漏极/阴极区(474/464)，形成相邻于该第三栅极结构(485/408)的第二源极区(482)，形成在该第三和第四栅极结构(485/408、495/408)之间的公共漏极/源极区(484/492)，并形成相邻于该第四栅极结构(495/408)的漏极区(494)。形成延伸至相邻于在该第一栅极结构(465/408)的该绝缘间隔块(467)之下的该第一阱区(463)中的第一基极区(468)，并形成延伸至相邻于该第一基极区(468)的该第一阱区(463)中的该第一阱区(463)中的阳极区(466)。

7. 发明公开

CN107046035A 用于使用掩埋金属阴极线来减小晶闸管存储器单元之间的电气干扰效应的方法和系统无效
公开(公告)号：CN107046035A
公开(公告)日：2017-08-15
申请号：CN201710067915.8
申请日：2017-02-07
申请人：克劳帕斯科技有限公司
发明人： H·卢安
IPC分类号： H01L27/102 , H01L21/8229 , G11C11/39
摘要：本发明提供了用于减小在存储器阵列中的晶闸管存储器单元之间的电气干扰效应的方法和系统。通过使用具有减小的少数载流子寿命的材料作为嵌在阵列内的阴极线来减小单元之间的电气干扰效应。还通过形成阴极线内的势阱或阴极线中的单侧势垒来减小干扰效应。

8. 发明公开

CN105580085A 晶闸管存储器单元集成电路无效
公开(公告)号：CN105580085A
公开(公告)日：2016-05-11
申请号：CN201480042157.9
申请日：2014-07-18
申请人：欧培拉太阳能公司 , 康涅狄格大学
发明人： G.W.泰勒
IPC分类号： G11C11/39
CPC分类号： G11C13/0004 , G11C11/39 , G11C13/0097 , G11C14/0045 , G11C14/009 , H01L27/2445 , H01L27/2463 , H01L45/06 , H01L45/1233
摘要：一种半导体存储器器件包括在基底上形成的存储器单元（MC）的阵列，所述存储器单元（MC）每个从负载元件和晶闸管实现，负载元件和晶闸管定义可切换电流路径，所述可切换电流路径的状态表示由MC存储的易失性位值。对应于所述阵列的各个行的至少一个字线在所述基底上形成，并耦接到针对对应行的MC电流路径。对应于所述阵列的各个列的位线在所述基底上形成，并可以耦接到针对对应列的MC晶闸管的调制掺杂QW界面。电路被配置成对（多个）字线施加电信号以便生成电流，所述电流根据MC的电流路径的状态将所述MC负载元件的相变材料编程为高或低电阻状态中的一个，以用于非易失性备份和恢复目的。

9. 发明授权

CN102084427B 具有独立的读取和写入存取晶体管的栅极横向晶闸管随机存取存储器(GLTRAM)单元及具有该GLTRAM的存储器器件和集成电路失效
公开(公告)号：CN102084427B
公开(公告)日：2013-10-16
申请号：CN200980120970.2
申请日：2009-05-28
申请人：超威半导体公司
发明人：赵炫真
IPC分类号： G11C11/39 , H01L27/102 , H01L27/06
CPC分类号： H01L27/1027 , G11C11/39 , H01L27/0817
摘要：提供一种存储器器件(340)，其包括写入位线(452)、读取位线(454)和至少一个存储器单元(410)。该存储器单元(410)包括写入存取晶体管(470)、耦合于该读取位线(454)并耦合于该第一写入存取晶体管(470)的读取存取晶体管(480)和耦合于该第一写入存取晶体管(470)的栅极横向晶闸管(GLT)器件(460)。通过解耦该读取和写入位线(454，452)，该存储器单元(410)阻止读取操作过程中的读取干扰，这是其许多特征之一。

10. 发明授权

CN100392757C 硅储存媒体及其控制器、控制方法失效
公开(公告)号：CN100392757C
公开(公告)日：2008-06-04
申请号：CN200410042321.4
申请日：2004-05-17
申请人：万国电脑股份有限公司
发明人：谢祥安
IPC分类号： G11C8/12 , G11C11/39
摘要：本发明是关于一种硅储存媒体、硅储存媒体控制器及其控制方法、资料框架为格式的储存媒体。该硅储存媒体控制器，能充分利用储存空间，由增加关联对照表缓冲区以及定址对照模块，以包括系统端记录的前置描述元的资料框架，提供硅储存体控制器依据上述对照码产生系统存取位址与资料框架之间的关联对照表，藉以在进行存取作业时，迅速判断所对应资料框架实际储存位置，以进行后续读取或更新作业。在前置描述元中，除“资料框架”的对照码、起始位址、以及标示框架资料长度之外，更可包括压缩演算法区别码、参照资料表的指标等资讯，提供硅储存媒体控制器具有压缩/解压缩功能时作为建立关联对表的依据。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式