专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2014099847A Method and apparatus for securing and segregating host to host messaging on pcie fabric 审中-公开
标题翻译：用于安全和分离主机到主板上的消息传送的方法和装置
公开(公告)号：JP2014099847A
公开(公告)日：2014-05-29
申请号：JP2013221608
申请日：2013-10-24
申请人： Plx Technology Inc , ピーエルエックステクノロジーインコーポレイテッドPlx Technology,Inc.
发明人： NAGARAJAN SUBRAMANIYAN , JACK REGULA , JEFFREY MICHAEL DODSON
IPC分类号： H04L12/44 , G06F13/14 , G06F13/36
CPC分类号： G06F13/4022 , G06F21/85 , G06F2213/0026 , G06F2213/4004 , G06F2221/2129 , G06F2221/2141 , G06F2221/2149
摘要： PROBLEM TO BE SOLVED: To improve security and segregation of host-to-host communications in a PCIe switch.SOLUTION: A PCIe fabric includes at least one PCIe switch. The switch fabric may be used to connect multiple hosts. The PCIe switch implements security and segregation measures for host-to-host message communications. A management entity defines a Virtual PCIe Fabric ID (VPFID). The VPFID is used to enforce security and segregation. The fabric ID may be extended to be used in switch fabrics with other point-to-point protocols.
摘要翻译：要解决的问题：提高PCIe交换机中主机到主机通信的安全性和隔离。解决方案：PCIe架构至少包含一个PCIe交换机。交换结构可用于连接多台主机。 PCIe交换机实现主机到主机消息通信的安全和隔离措施。管理实体定义虚拟PCIe结构ID（VPFID）。 VPFID用于实施安全和隔离。可以将结构ID扩展以用于具有其他点到点协议的交换结构。

2. 发明专利

JP2014063497A Pci express switch with logical device capability 审中-公开
标题翻译：具有逻辑设备能力的PCI EXPRESS开关
公开(公告)号：JP2014063497A
公开(公告)日：2014-04-10
申请号：JP2013195758
申请日：2013-09-20
申请人： Plx Technology Inc , ピーエルエックステクノロジーインコーポレイテッドPlx Technology,Inc.
发明人： JACK REGULA , NAGARAJAN SUBRAMANIYAN , JEFFREY MICHAEL DODSON
IPC分类号： G06F13/12
CPC分类号： G06F13/4022 , G06F2213/0026
摘要： PROBLEM TO BE SOLVED: To consolidate functionality of physical devices connected to a PCIe switch.SOLUTION: A PCIe switch implements a logical device for use by connected host systems. The logical device is created by logical device enabling software running on a host management system. The logical device is able to consolidate one or more physical devices or may be entirely software-based. Commands from the connected host are processed in the command and response queues in the host and are also reflected in shadow queues stored in the management system. A DMA engine associated with the connected host is set up to automatically trigger on queues in the connected (local) host. Commands are sent to the physical devices to complete the work and a completion signal is sent to the management software and a response to the work is sent directly to the connected host, which is not aware that the logical device is non-existent and is implemented by software in the management system.
摘要翻译：要解决的问题：整合连接到PCIe交换机的物理设备的功能。解决方案：PCIe交换机实现逻辑设备供连接的主机系统使用。逻辑设备由逻辑设备创建，启用在主机管理系统上运行的软件。逻辑设备能够整合一个或多个物理设备，或者可以完全基于软件。来自连接的主机的命令在主机中的命令和响应队列中被处理，并且也反映在存储在管理系统中的影子队列中。与连接的主机相关联的DMA引擎设置为在连接的（本地）主机中的队列上自动触发。将命令发送到物理设备以完成工作，并将完成信号发送到管理软件，并且将对工作的响应直接发送到连接的主机，其不知道逻辑设备不存在并被实现通过管理系统中的软件。

3. 发明专利

AU2437395A High precision clock distribution circuits 未知
公开(公告)号：AU2437395A
公开(公告)日：1995-11-29
申请号：AU2437395
申请日：1995-05-08
申请人： PLX TECHNOLOGY INC
发明人： MA JAMES HSIOH CHENG
IPC分类号： G06F1/10 , H03K3/02 , H03K5/13 , H04L7/00 , G06F1/04 , H03K3/00
摘要： A binary relative delay line device having two delay lines, each of which delays, during a time interval, an input signal by a substantially equal amount of time. Each delay line requires a settling time before it is selected during a next time interval. A selection and delay determining circuit is coupled to the two delay lines to select one of them to provide an output signal. A clock is coupled to the selection and delay determining circuit to operate the selection and delay determining circuit at a lower frequency than the frequency of the input signal, the lower frequency being chosen so that any selected delay line has settled before it is selected.

4. 发明申请

WO1995030947A1 HIGH PRECISION CLOCK DISTRIBUTION CIRCUITS 审中-公开
标题翻译：高精度时钟分配电路
公开(公告)号：WO1995030947A1
公开(公告)日：1995-11-16
申请号：PCT/US1995005743
申请日：1995-05-08
申请人： PLX TECHNOLOGY, INC. , MA, James, Hsioh, Cheng
发明人： PLX TECHNOLOGY, INC.
IPC分类号： G06F01/04
CPC分类号： G06F1/10 , H04L7/0008 , H04L7/0037
摘要： In a distributed clock network (20), an input clock signal (22) supplied to an elongated connector (24) is applied through a proximal and a distal location (32i, 34i) to each of a number of devices (30). Each device (30) obtains from the distal and proximal locations an early and a late clock signal. By finding the center points between two corresponding edges of the early and late clocks, each device (30) would derive a clock signal for its use where clock skew between such derived clocks of the device (30) is minimized.
摘要翻译：在分布式时钟网络（20）中，提供给细长连接器（24）的输入时钟信号（22）通过近端和远端位置（32i，34i）施加到多个装置（30）中的每一个。每个设备（30）从远端和近端位置获得早和晚时钟信号。通过找到早期和晚期时钟的两个对应边缘之间的中心点，每个设备（30）将导出用于其使用的时钟信号，其中设备（30）的这些导出的时钟之间的时钟偏移被最小化。

5. 发明专利

TW201435646A 用於ＰＣＩｅ（快速週邊組件互連）架構上主機間訊息收發安全及隔離的方法與裝置审中-公开
简体标题：用于ＰＣＩｅ（快速周边组件互连）架构上主机间消息收发安全及隔离的方法与设备
公开(公告)号：TW201435646A
公开(公告)日：2014-09-16
申请号：TW102138460
申请日：2013-10-24
申请人： PLX科技公司 , PLX TECHNOLOGY, INC.
发明人：薩布雷曼硏納加拉強 , SUBRAMANIYAN, NAGARAJAN , 瑞古拉傑克 , REGULA, JACK , 道德森傑佛瑞 , DODSON, JEFFREY M.
IPC分类号： G06F21/85 , G06F13/36
CPC分类号： G06F13/4022 , G06F21/85 , G06F2213/0026 , G06F2213/4004 , G06F2221/2129 , G06F2221/2141 , G06F2221/2149
摘要：本發明關於用於使PCIe架構上的主機間訊息收發安全和隔離的方法和裝置。PCIe架構包括至少一個PCIe交換機。該架構可以用於連接多個主機。PCIe交換機針對主機到主機訊息通訊實現安全和隔離措施。管理實體定義虛擬PCIe架構ID--VPFID。所述VPFID用於實施安全和隔離。架構ID可以被擴展為用在具有其他點對點通訊協定的交換機架構中。
简体摘要：本发明关于用于使PCIe架构上的主机间消息收发安全和隔离的方法和设备。PCIe架构包括至少一个PCIe交换机。该架构可以用于连接多个主机。PCIe交换机针对主机到主机消息通信实现安全和隔离措施。管理实体定义虚拟PCIe架构ID--VPFID。所述VPFID用于实施安全和隔离。架构ID可以被扩展为用在具有其他点对点通信协定的交换机架构中。

6. 发明专利

TW201415236A 具有邏輯裝置能力的ＰＣＩ快速開關审中-公开
简体标题：具有逻辑设备能力的ＰＣＩ快速开关
公开(公告)号：TW201415236A
公开(公告)日：2014-04-16
申请号：TW102134179
申请日：2013-09-23
申请人： PLX科技公司 , PLX TECHNOLOGY, INC.
发明人：雷古拉傑克 , REGULA, JACK , 沙伯拉馬尼耶那加拉杰 , SUBRAMANIYAN, NAGARAJAN , 多德森傑弗瑞麥克 , DODSON, JEFFREY MICHAEL
IPC分类号： G06F13/38 , G06F13/42
CPC分类号： G06F13/4022 , G06F2213/0026
摘要：本發明涉及具有邏輯裝置能力的PCI快速開關，其實現供所連接的主機系統使用的邏輯裝置。該邏輯裝置由主機管理系統上運行的邏輯裝置啟用軟體創建。該邏輯裝置能夠合併一個或多個物理裝置或者可以是完全基於軟體的。來自所連接的主機的命令被在該主機中的命令和回應佇列中進行處理並且也在該管理系統中所儲存的影子佇列中得到反映。與所連接的主機相關聯的DMA引擎被設置為對所連接的(本地)主機中的佇列進行自動觸發。命令被發送至物理裝置以完成工作，並且完成信號被發送至管理軟體，而針對該工作的回應被直接發送至所連接的主機，其並不知曉該邏輯裝置是不存在的並且由管理系統中的軟體所實現。
简体摘要：本发明涉及具有逻辑设备能力的PCI快速开关，其实现供所连接的主机系统使用的逻辑设备。该逻辑设备由主机管理系统上运行的逻辑设备激活软件创建。该逻辑设备能够合并一个或多个物理设备或者可以是完全基于软件的。来自所连接的主机的命令被在该主机中的命令和回应队列中进行处理并且也在该管理系统中所存储的影子队列中得到反映。与所连接的主机相关联的DMA发动机被设置为对所连接的(本地)主机中的队列进行自动触发。命令被发送至物理设备以完成工作，并且完成信号被发送至管理软件，而针对该工作的回应被直接发送至所连接的主机，其并不知晓该逻辑设备是不存在的并且由管理系统中的软件所实现。

7. 发明专利

TW201411786A 用於積體電路之設計、製造及封裝之多重密封環結構审中-公开
简体标题：用于集成电路之设计、制造及封装之多重密封环结构
公开(公告)号：TW201411786A
公开(公告)日：2014-03-16
申请号：TW102127813
申请日：2013-08-02
申请人： PLX技術股份有限公司 , PLX TECHNOLOGY, INC.
发明人：弗達克安 , VU, DUC ANH , 普拉加薩姆加亞拉許瑪那庫瑪 , PRAGASAM, JAYALAKSHMANA KUMAR , 米都利維傑 , MEDURI, VIJAY , 阿塔蘭沙伊德 , ATTARAN, SEYED , 古魯比西麥可J , GRUBISICH, MICHAEL J. , 阿米德賽得 , AHMED, SYED , 席恩阿尼基德 , SINGH, ANIKET
IPC分类号： H01L23/28 , H01L25/04
CPC分类号： H01L23/544 , G06F17/5072 , H01L21/78 , H01L23/10 , H01L2924/0002 , H01L2924/00
摘要：一種半導體電路之設計，包含：一外密封環及一內密封環，用於可能被切割成獨立晶粒的設計的各個子部分。多重密封環之使用允許使用單一之電路設計與製造過程，以支援將具有每一封裝單元不同數量之積體電路塊的不同產品版本靈活地封裝。
简体摘要：一种半导体电路之设计，包含：一外密封环及一内密封环，用于可能被切割成独立晶粒的设计的各个子部分。多重密封环之使用允许使用单一之电路设计与制造过程，以支持将具有每一封装单元不同数量之集成电路块的不同产品版本灵活地封装。

8. 发明公开

EP2725518A1 Method and apparatus for securing and segregating host to host messaging on pcie fabric 审中-公开
标题翻译：在PCIe-Fabric中的Verfahren und Vorrichtung zur Sicherung und Segregation von Host-to-Host-Nachrichtendienst
公开(公告)号：EP2725518A1
公开(公告)日：2014-04-30
申请号：EP13190203.3
申请日：2013-10-25
申请人： PLX Technology, Inc.
发明人： Subramaniyan, Nagarajan , Regula, Jack , Dodson, Jeffrey Michael
IPC分类号： G06F21/85
CPC分类号： G06F13/4022 , G06F21/85 , G06F2213/0026 , G06F2213/4004 , G06F2221/2129 , G06F2221/2141 , G06F2221/2149
摘要： A PCIe fabric includes at least one PCIe switch. The fabric may be used to connect multiple hosts. The PCIe switch implements security and segregation measures for host-to-host message communication. A management entity defines a Virtual PCIe Fabric ID (VPFID). The VPFID is used to enforce security and segregation. The fabric ID may be extended to be used in switch fabrics with other point-to-point protocols.
摘要翻译： PCIe结构包括至少一个PCIe交换机。该结构可用于连接多台主机。 PCIe交换机实现用于主机到主机消息通信的安全和隔离措施。管理实体定义虚拟PCIe结构ID（VPFID）。 VPFID用于强制安全和隔离。可以扩展Fabric ID，以便在具有其他点对点协议的交换结构中使用。

9. 发明申请

US20150254082A1 REMOTE BOOTING OVER PCI EXPRESS USING SYNTHETIC REMOTE BOOT CAPABILITY 审中-公开
标题翻译：使用合成远程引导能力的PCI EXPRESS远程启动
公开(公告)号：US20150254082A1
公开(公告)日：2015-09-10
申请号：US14203149
申请日：2014-03-10
申请人： PLX Technology, Inc.
发明人： Rajendran VISHWANATHAN , Nagarajan SUBRAMANIYAN , Jeffrey M. DODSON , Jack REGULA
IPC分类号： G06F9/44 , G06F13/40
CPC分类号： G06F9/4416
摘要： A method of remote booting over PCI Express using a synthetic remote boot capability is provided. A management host software system intercepts probe requests from a host and provided information required for a remote boot. The management host software system may include expansion ROM information to support different host architectures. A synthetic device booting capability may be shown to a host, including the expansion ROM information. Additional support for DHCP and TFTP may be provided.
摘要翻译：提供了使用合成远程启动功能通过PCI Express进行远程启动的方法。管理主机软件系统拦截来自主机的探测请求，并提供远程启动所需的信息。管理主机软件系统可以包括扩展ROM信息以支持不同的主机架构。可以向主机显示合成设备启动能力，包括扩展ROM信息。可以提供对DHCP和TFTP的额外支持。

10. 发明授权

US08785246B2 Multiple seal-ring structure for the design, fabrication, and packaging of integrated circuits 有权
标题翻译：用于集成电路设计，制造和封装的多重密封圈结构
公开(公告)号：US08785246B2
公开(公告)日：2014-07-22
申请号：US13566332
申请日：2012-08-03
申请人： Duc Anh Vu , Jayalakshmana Kumar Pragasam , Vijay Meduri , Seyed Attaran , Michael J. Grubisich , Syed Ahmed , Aniket Singh
发明人： Duc Anh Vu , Jayalakshmana Kumar Pragasam , Vijay Meduri , Seyed Attaran , Michael J. Grubisich , Syed Ahmed , Aniket Singh
IPC分类号： H01L21/00
CPC分类号： H01L23/544 , G06F17/5072 , H01L21/78 , H01L23/10 , H01L2924/0002 , H01L2924/00
摘要： A semiconductor circuit design includes an outer seal-ring and an inner seal-ring for each sub-section of the design that may potentially be cut into separate die. The use of multiple seal-rings permits a single circuit design and fabrication run to be used to support flexibly packaging different product releases having different numbers of integrated circuit blocks per packaged unit.
摘要翻译：半导体电路设计包括外部密封环和内部密封环，用于设计的每个子部分，其可能潜在地切割成单独的管芯。使用多个密封圈允许使用单个电路设计和制造运行来支持灵活地包装具有不同数量的每个封装单元的集成电路块的不同产品释放。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式