专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR20200126938A 데이터 스트림들을 압축하기 위한 방법들 및 장치 审中-公开
公开(公告)号：KR20200126938A
公开(公告)日：2020-11-09
申请号：KR20200052755
申请日：2020-04-29
申请人： MARVELL ASIA PTE LTD
发明人： PASAD KALPENDU RATANSHI , KIM HONG JIK
IPC分类号： H03M7/30
摘要： 데이터스트림들을압축하기위한방법들및 장치가개시된다. 일실시예에서, 방법은고유벡터들및 관련고유값들을생성하기위해메트릭스데이터의분해를계산하는단계, 고유값들가중치에기초하여고유벡터들의클러스터들을결정하는단계, 중심들의사전이생성되도록각 클러스터에대한고유벡터중심을계산하는단계, 및각각의고유벡터에대해관련된고유벡터중심을식별하는태그들로고유벡터들을각각태그하는단계를포함한다. 방법은또한중심들의확률분포함수(PDF)를구성하기위해각 고유벡터중심과관련된고유벡터들의수를카운트하는단계, 가장근접한매칭 PDF 템플릿을결정하기위해중심들의 PDF를 PDF 템플릿들과매칭시키는단계, 대응하는인코더식별자가식별되는가장근접한매칭 PDF 템플릿에대응하는인코더를결정하는단계, 인코딩된데이터스트림을생성하기위해태그들을인코더로인코딩하는단계, 및인코딩된데이터스트림, 인코더식별자, 중심들의사전및 고유값들을전송하는단계를포함한다.

2. 发明公开

KR20200126916A 데이터 스트림들을 압축하는 방법들 및 장치 审中-公开
公开(公告)号：KR20200126916A
公开(公告)日：2020-11-09
申请号：KR20200050883
申请日：2020-04-27
申请人： MARVELL ASIA PTE LTD
发明人： PASAD KALPENDU RATANSHI , KIM HONG JIK
IPC分类号： H03M7/30
摘要： 데이터스트림들을압축하기위한방법들및 장치가개시된다. 일실시예에서, 방법은, 스칼라데이터에대한확률분포함수(PDF)를계산하는단계와, 가장근접한매칭 PDF 템플릿을결정하기위해상기 PDF를 PDF 템플릿들과매칭하는단계와, 그리고대응하는인코더식별자가결정되는상기가장근접한매칭 PDF 템플릿에대응하는인코더를선택하는단계를포함한다. 상기방법은또한인코딩된스트림을생성하기위해상기스칼라데이터를상기인코더로인코딩하는단계와; 그리고상기인코딩된스트림및 상기인코더식별자를전송하는단계를포함한다.

3. 发明专利

IL294421A Method and apparatus for controlling clock cycle time 未知
公开(公告)号：IL294421A
公开(公告)日：2022-08-01
申请号：IL29442122
申请日：2022-06-29
申请人： MARVELL ASIA PTE LTD , EITAN ROSEN , ODED NORMAN
发明人： EITAN ROSEN , ODED NORMAN
摘要： A circuit and corresponding method control cycle time of an output clock used to clock at least one other circuit. The circuit comprises an agile ring oscillator (ARO) and ARO controller. The ARO includes at least one instance of a first ring oscillator (RO) and second RO that generate high and low phases, respectively, of cycles of the output clock. The ARO controller controls durations of the high and low phases, independently, via first and second control words output to the ARO, respectively. In a present cycle of the output clock, the ARO controller effects a change to the high or low phase, or a combination thereof, in a next cycle of the output clock by updating the first or second control word, or a combination thereof, based on an indication of expected usage of the at least one other circuit in the next cycle. The change improves a performance-to-power ratio of the at least one other circuit.

4. 发明专利

DE202022101657U1 Breitband-Multimode-Interferenzkoppler mit arbiträrem Leistungsteilungsverhältnis und Technik zur Herstellung desselben 未知
公开(公告)号：DE202022101657U1
公开(公告)日：2022-05-04
申请号：DE202022101657
申请日：2022-03-29
申请人： MARVELL ASIA PTE LTD
IPC分类号： G02B6/12 , G02B6/10 , G02B6/27
摘要： Optischer Koppler, umfassend:einen rechteckigen Wellenleiter;einen Eingangsport, der sich von einer ersten Seite des rechteckigen Wellenleiters aus erstreckt, wobei der Eingangsport asymmetrisch relativ zu einem Mittelpunkt der ersten Seite angeordnet ist;einen ersten Ausgangsport, der sich von einer zweiten Seite des rechteckigen Wellenleiters erstreckt, wobei die zweite Seite der ersten Seite gegenüberliegt, wobei der erste Ausgangsport in der Nähe einer dritten Seite des rechteckigen Wellenleiters in einem ersten Abstand von der dritten Seite und einem zweiten Abstand, der größer als der erste Abstand ist, von einem Mittelpunkt der zweiten Seite angeordnet ist; undeinen zweiten Ausgangsport, der sich von der zweiten Seite des rechteckigen Wellenleiters aus erstreckt, wobei der zweite Ausgangsport zwischen dem Mittelpunkt der zweiten Seite und einer vierten Seite des rechteckigen Wellenleiters angeordnet ist, wobei die vierte Seite der dritten Seite gegenüberliegt, wobei der zweite Ausgangsport in einem dritten Abstand, der kleiner als der zweite Abstand ist, vom Mittelpunkt der zweiten Seite angeordnet ist.

5. 发明专利

DE102021104003A1 Verfahren und Vorrichtung zum Bereitstellen eines Demapping-Systems mit Phasenkompensation zum Demappen von Uplink-Übertragungen 未知
公开(公告)号：DE102021104003A1
公开(公告)日：2021-08-19
申请号：DE102021104003
申请日：2021-02-19
申请人： MARVELL ASIA PTE LTD
发明人： GUZELGOZ SABIH , KIM HONG JIK
IPC分类号： H04W72/00
摘要： Verfahren und Vorrichtung zum Bereitstellen eines Demapping-Systems mit Phasenkompensation, um Uplink-Übertragungen zu demappen. In einer Ausführungsform wird ein Verfahren bereitgestellt, das das Detektieren eines Verarbeitungstyps umfasst, der einer empfangenen Uplink-Übertragung zugeordnet ist, und wenn der detektierte Verarbeitungstyp ein erster Verarbeitungstyp ist, dann das Durchführen der folgenden Operationen: Entfernen von Ressourcenelementen, die Referenzsignale enthalten, aus der Uplink-Übertragung; Layer-Demapping der verbleibenden Ressourcenelemente der Uplink-Übertragung in zwei oder mehr Layer; Phasenkompensation aller Layer, um phasenkompensierte Layer zu erzeugen; und Soft-Demapping aller phasenkompensierten Layer, um phasenkompensierte soft-demappte Bits zu erzeugen.

6. 发明专利

DE102020132140A1 Pipelines für sichere Multithread-Ausführung 未知
公开(公告)号：DE102020132140A1
公开(公告)日：2021-06-10
申请号：DE102020132140
申请日：2020-12-03
申请人： MARVELL ASIA PTE LTD
发明人： MUKHERJEE SHUBHENDU SEKHAR
IPC分类号： G06F9/38
摘要： Hierin werden Systeme und Verfahren zur sicheren Multithread-Ausführung beschrieben. Einige Verfahren umfassen beispielsweise das Abrufen einer Instruktion eines ersten Threads aus einem Speicher in eine Prozessor-Pipeline, die so konfiguriert ist, dass sie Instruktionen von zwei oder mehr Threads parallel unter Verwendung von Ausführungseinheiten der Prozessor-Pipeline ausführt; Detektieren, dass die Instruktion als sensible Instruktion bezeichnet wurde; als Reaktion auf das Erkennen des sensiblen Befehls Deaktivieren der Ausführung von Befehlen von anderen Threads als dem ersten Thread in der Prozessor-Pipeline während der Ausführung des sensiblen Befehls durch eine Ausführungseinheit der Prozessor-Pipeline; Ausführen des sensiblen Befehls unter Verwendung einer Ausführungseinheit der Prozessor-Pipeline; und als Reaktion auf den Abschluss der Ausführung des sensiblen Befehls Aktivieren der Ausführung von Befehlen von anderen Threads als dem ersten Thread in der Prozessor-Pipeline.

7. 发明专利

DE202021102440U1 Gleichmodus-Filterung für Hochgeschwindigkeits-Kabelschnittstelle 未知
公开(公告)号：DE202021102440U1
公开(公告)日：2021-05-12
申请号：DE202021102440
申请日：2021-05-06
申请人： MARVELL ASIA PTE LTD
IPC分类号： H04B3/02 , H04B3/28 , H04B3/30
摘要： Drahtgebundenes Hochfrequenz (HF)-Kommunikationssystem, das Folgendes umfasst:einen Interferenzfilter zum Filtern von Interferenzrauschen an einer Kabelschnittstelle, die ein Kabel des drahtgebundenen HF-Kommunikationssystems mit einer Funktionsschaltung des drahtgebundenen HF-Kommunikationssystems koppelt, wobei der Interferenzfilter umfasst:ein erstes Abschlusswiderstandselement, das zwischen einem ersten Kabelleiter und einer Systemerdung gekoppelt ist; undein erstes Abschlussreaktanzelement, das mit dem ersten Abschlusswiderstandselement gekoppelt ist, wobei:das erste Abschlussreaktanzelement einen ersten Abschlussreaktanzwert aufweist, der so gewählt ist, dass er Signale auf der ersten Kabelleitung, die eine vorbestimmte Frequenzcharakteristik aufweisen, von der Systemerdung wegleitet; unddas erste Abschlusswiderstandselement einen ersten Abschlusswiderstandswert aufweist, der als Pull-Down-Widerstand für Interferenzsignale mit anderen als den vorbestimmten Frequenzcharakteristiken ausgewählt ist, die nicht durch das erste Abschlussreaktanzelement von der Systemerdung weggeleitet werden, um zu bewirken, dass sich die Interferenzsignale, die andere als die vorbestimmten Frequenzcharakteristiken aufweisen, zur Systemerdung ausbreiten.

8. 发明专利

DE202020102296U1 Leseversatzverstärker zur Erfassung mit einzelner Bitleitung 未知
公开(公告)号：DE202020102296U1
公开(公告)日：2020-05-12
申请号：DE202020102296
申请日：2020-04-24
申请人： MARVELL ASIA PTE LTD
IPC分类号： G11C11/41
摘要： Leseversatzverstärker, umfassend:einen Schalter mit einem ersten Anschluss und einem zweiten Anschluss, der durch ein Leseverstärkereinstellungssignal steuerbar ist;zwei oder mehr erste Transistoren vom n-Typ, die zwischen einem Daten-Eingangs-/Ausgangsknoten und dem ersten Anschluss des Schalters in Reihe geschaltet sind; undeinen oder mehrere zweite Transistoren vom n-Typ, die zwischen einem Referenz-Eingangs-/Ausgangsknoten und dem ersten Anschluss des Schalters in Reihe geschaltet sind,wobei eine erste Anzahl der zwei oder mehr ersten Transistoren vom n-Typ größer ist als eine zweite Anzahl des einen oder der mehreren zweiten Transistoren vom n-Typ,wobei jedes Gate der zwei oder mehr ersten Transistoren vom n-Typ mit dem Referenz-Eingangs-/Ausgangsknoten verbunden ist,wobei jedes Gate des einen oder der mehreren zweiten Transistoren vom n-Typ mit dem Daten-Eingangs-/Ausgangsknoten verbunden ist, undwobei der zweite Anschluss des Schalters mit einer Spannungsschiene verbunden ist.

9. 发明专利

DE212021000333U1 PCB-HF-Erdung für abgeschirmte Hochgeschwindigkeits-Schnittstellenkabel 未知
公开(公告)号：DE212021000333U1
公开(公告)日：2022-11-16
申请号：DE212021000333
申请日：2021-03-08
申请人： MARVELL ASIA PTE LTD
IPC分类号： H05K1/02
摘要： Gedruckte Leiterplatte, umfassend:ein Substrat, das eine Hauptebene definiert;eine erste Seite der Hauptebene des Substrats, die für die Montage von funktionellen Schaltkreiselementen darauf konfiguriert ist;einen Kabelstecker, der auf einer zweiten Seite der Hauptebene des Substrats gegenüber der ersten Seite angebracht ist, zur Kopplung mit einem abgeschirmten HF-Kommunikationskabel;wenigstens eine Komponentenerdungsschicht parallel zur Hauptebene, die zur Kopplung mit den Funktionselementen konfiguriert ist; undwenigstens eine Kabelerdungsschicht parallel zu der Hauptebene und getrennt von der wenigstens einen Komponentenerdungsschicht, wobei jede Kabelerdungsschicht in der wenigstens einen Kabelerdungsschicht die gleiche Ausdehnung wie das Substrat aufweist und so konfiguriert ist, dass sie über den Stecker mit der Abschirmung des abgeschirmten HF-Kommunikationskabels gekoppelt wird, ohne dass eine Kopplung mit einer anderen Komponente erfolgt.

10. 发明专利

DE202022101845U1 RAM-Block-Zuweiser 未知
公开(公告)号：DE202022101845U1
公开(公告)日：2022-05-04
申请号：DE202022101845
申请日：2022-04-06
申请人： MARVELL ASIA PTE LTD
IPC分类号： G06F12/02
摘要： Netzwerkvorrichtung, umfassend:einen ersten Speicher;eine Steuerung, die so konfiguriert ist, dass sie Speicherzugriffsinstruktionen erzeugt, die Adressen des ersten Speichers angeben, auf die für Datenübertragungen zugegriffen werden soll, wobei die Daten keine Speicherzugriffsinstruktionen sind; undeine Zuweiser-Schaltung, die zwischen den ersten Speicher und die Steuerung geschaltet und konfiguriert ist zum:Durchführen einer Anfangskonfiguration von wenigstens einer Speicherkonfigurationskarte, um ausgewählte Adressen des ersten Speichers für die Speicherzugriffsinstruktionen zuzuweisen und andere ausgewählte Adressen des ersten Speichers für die Daten zuzuweisen,nach dem Durchführen der Anfangskonfiguration, Rekonfigurieren der wenigstens einen Speicherkonfigurationskarte, um Zuweisungen von Adressen des ersten Speichers für die Speicherzugriffsinstruktionen und für die Daten zu ändern, um einen Anteil des ersten Speichers, der für die Speicherzugriffsinstruktionen zugewiesen ist, in Bezug auf eine Menge des ersten Speichers zu ändern, der für die Daten zugewiesen ist, undvor und nach dem Rekonfigurieren der wenigstens einen Speicherkonfigurationskarte und auf Grundlage der wenigstens einen Speicherkonfigurationskarte, Weiterleiten der Speicherzugriffsinstruktionen und der Daten, die keine Speicherzugriffsinstruktionen sind, zwischen der Steuerung und dem ersten Speicher, Speichern der Speicherzugriffsinstruktionen nur an ausgewählten Adressen des ersten Speichers, die den Speicherzugriffsinstruktionen zugeordnet sind, und Speichern der Daten, die keine Instruktionen sind, nur an ausgewählten Adressen des ersten Speichers, die Daten zugeordnet sind.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式