专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1019960025043A 슈퍼스칼라프로세서의로드버퍼와저장버퍼우선순위동적전환방법및장치 失效
标题翻译：加载缓冲区和超标量处理器的存储缓冲区优先级动态切换方法和设备
公开(公告)号：KR1019960025043A
公开(公告)日：1996-07-20
申请号：KR1019950055838
申请日：1995-12-21
申请人： 선 마이크로시스템즈 인코퍼레이티드
发明人： 데일그린레이 , 레슬리콘
IPC分类号： G06F12/00

2. 发明授权

KR100421749B1 비폴팅로드명령실행방법및그장치 失效
公开(公告)号：KR100421749B1
公开(公告)日：2004-05-17
申请号：KR1019960005517
申请日：1996-02-27
申请人： 선 마이크로시스템즈 인코퍼레이티드
发明人： 레슬리콘
IPC分类号： G06F9/30
CPC分类号： G06F9/30043 , G06F12/1027 , G06F12/145 , G06F12/1458 , G06F2212/684
摘要： A non-fault-only (NFO) bit is included in the translation table entry for each page. If the NFO bit is set, non-faulting loads accessing the page will cause translations to occur. Any other access to the non-fault-only page is an error, and will cause the processor to fault. A non-faulting load behaves like a normal load except that it never produces a fault even when applied to a page with the NFO bit set. The NFO bit in a translation table entry marks a page that is mapped for safe access by non-faulting loads, but can still cause a fault by other, normal accesses. The NFO bit indicates which pages are illegal. Selected pages, such as the virtual page 0x0, can be mapped in the translation table. Whenever a null-pointer is dereferenced by a non-faulting load, a translation lookaside buffer (TLB) hit will occur, and zero will be returned immediately without trapping to software to find the requested page. A second embodiment provides that when the operating system software routine invoked by a TLB miss discovers that a non-faulting load has attempted to access an illegal virtual page that was not previously translated in the translation table, the operating system creates a translation table entry for that virtual page mapping it to a physical page of all zeros and asserting the NFO bit for that virtual page.
摘要翻译：每个页面的翻译表条目中都包含非故障（NFO）位。如果设置了NFO位，访问页面的非错误加载将导致翻译发生。对非故障页面的任何其他访问都是错误的，并且会导致处理器发生故障。非故障加载的行为与普通加载类似，不同之处在于，即使应用于设置了NFO位的页面，也不会产生故障。翻译表条目中的NFO位标记了一个页面，该页面被非错误加载映射为安全访问，但仍可能导致其他正常访问的错误。 NFO位指示哪些页面是非法的。所选页面（例如虚拟页面0x0）可以映射到转换表中。每当空指针被非错误加载解引用时，转换后备缓冲区（TLB）命中将会发生，并且零将立即返回，而不会陷入到软件中以找到所请求的页面。第二实施例规定，当由TLB未命中调用的操作系统软件例程发现非错误加载已尝试访问先前未在翻译表中翻译的非法虚拟页面时，操作系统创建用于该虚拟页面将其映射到全零的物理页面并断言该虚拟页面的NFO位。＆lt;图像＆GT;

3. 发明授权

KR100404672B1 슈퍼스칼라프로세서의로드버퍼와저장버퍼우선순위동적전환방법및장치 失效
公开(公告)号：KR100404672B1
公开(公告)日：2004-04-06
申请号：KR1019950055838
申请日：1995-12-21
申请人： 선 마이크로시스템즈 인코퍼레이티드
发明人： 데일그린레이 , 레슬리콘
IPC分类号： G06F12/00
CPC分类号： G06F9/3824
摘要： A method and apparatus for dynamically switching the relative priorities of the load buffer and store buffer with respect to external memory resources in a superscalar processor. According to a first embodiment, a protocol dictates that the load buffer always prevails until the store buffer reaches a certain "high water mark," (an upper threshold) at which time the store buffer gains priority. After the store buffer has gained priority, it continues to access the memory until it is depleted to a "low water mark," (a lower threshold) at which time the load buffer regains priority. Whenever the store buffer reaches the high water mark, it gains priority until it drains down to the low water mark. This reduces the tendency for the store buffer to become full and block the processor. According to a second embodiment, the load buffer prevails if it is above its high water mark. If the load buffer is below its high water mark, the load buffer prevails until the store buffer reaches its high water mark, at which time the store buffer gains priority. After the store buffer has gained priority, it maintains priority until the load buffer reaches its high water mark. This reduces the tendency for either buffer to become full and block the processor.
摘要翻译：一种用于在超标量处理器中动态地切换加载缓冲器和存储缓冲器相对于外部存储器资源的相对优先级的方法和设备。根据第一实施例，协议规定加载缓冲器一直占优势，直到存储缓冲器达到某个“高水位” （上阈值），此时存储缓冲器获得优先权。在存储缓冲器已经获得优先权之后，它继续访问存储器，直到其耗尽到“低水位” （较低的阈值），此时加载缓冲器重新获得优先权。只要存储缓冲区达到高位标记，它就会获得优先级，直到排到低位标记为止。这减少了存储缓冲区变满并阻塞处理器的趋势。根据第二实施例，如果负载缓冲器高于其高水位标记，则负载缓冲器占优势。如果加载缓冲区低于其高位标记，则加载缓冲区一直存在，直到存储缓冲区达到其高位标记，此时存储缓冲区将获得优先级。存储缓冲区获得优先级后，它会保持优先级，直到加载缓冲区达到其高位标记。这减少了任何一个缓冲区变满并阻塞处理器的趋势。

4. 发明公开

KR1019960032184A 비폴팅로드명령실행방법및그장치 失效
标题翻译：如何执行非轮询负载指令及其装置
公开(公告)号：KR1019960032184A
公开(公告)日：1996-09-17
申请号：KR1019960005517
申请日：1996-02-27
申请人： 선 마이크로시스템즈 인코퍼레이티드
发明人： 레슬리콘
IPC分类号： G06F9/30
摘要： 본 발명은 명령을 추측적으로 실행하는 파이프라인된 프로세서, 특히 비고장 및 정상(고장)로드 명령에 적합한 파이프라인된 프로세서에 관한 것으로, 비고장 전용(non fault only; NFO)비트는 각 페이지용 변환표 엔트리에 포함되고, NFO비트가 설정되면 상기 페이지에 액세스하는 비고장 로드가 변환되고, 비고장 전용 페이지에 대한 다른 액세스가 오류이면 프로세서는 고장나게 되고, 비고장 로드는 NFO비트가 설정된 페이지에 인가할 때 조차도 결코 고장나지 않는다는 것만 제외하면 정상 로드와 같이 동작하고, 변환표 엔트리의 NFO비트가 비고장 로드에 의해 안전하게 액세스하기 위해 맵되는 페이지를 표시하나 또다른 정상적인 액세스에 의해 여전히 고장날수 있고, NFO비트는 페이지가 불법인 것을 표시하고, 가상 페이지 0×0와 같이 선택된 페이지는 변 환표에서 맵될 수 있고, 널(NULL)가 포인터가 비고장 로드에 의해 참조되지 않을 때마다 변환 참조 버퍼(TLB)가 적중되고, 제로는 소프트웨어에 트랩되지 않고 즉시 복귀되어 요청된 페이지를 발견하고, 제2실시예에서는, 변환표에서 미리 변환되지 않은 불법 가상 페이지에 비고장 로드가 액세스하려는 것을 TLB 제외가 발견하므로써 운영체제 소프트웨어 루틴이 불러 내어질 때, 운영체제는 모두 제로인 실제 페이지에 맵핑하는 가상 페이지용 변환표 엔트리를 만들고 그 가상 페이지용 NFO 비트를 출현하는 것을 특징으로 한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式