专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

5. 发明专利

TWI318718B 主動式矩陣顯示器之像素取樣電路 A PIXEL SAMPLE CIRCUIT FOR ACTVE MATRIX DISPLAY 有权
简体标题：主动式矩阵显示器之像素采样电路 A PIXEL SAMPLE CIRCUIT FOR ACTVE MATRIX DISPLAY
公开(公告)号：TWI318718B
公开(公告)日：2009-12-21
申请号：TW094133039
申请日：2005-09-23
申请人：元太科技工業股份有限公司
发明人：金聖坤
IPC分类号： G02F
CPC分类号： G09G3/3688 , G09G3/3614 , G09G2320/0247
摘要：一種主動式矩陣顯示器之像素取樣電路，此像素取樣電路利用線對的方式將掃描線的資料傳送到顯示面板上，並配合顯示面板行反轉驅動以顯示畫面。因此，本發明之像素取樣電路不需要如先前技術般用到額外的記憶體以及複雜的演算法，就可以增加顯示畫面的解析度。 A pixel sample circuit for active matrix display is provided. The pixel sample circuit transmits scan－line data to the display panel in a line pair method, and accompanies with a column inversion method for driving the display panel to displays the frame. Therefore, it may increase the resolution for displaying the frame without additional memories and complex algorithm. 【創作特點】本發明的目的就是在提供一種主動式矩陣顯示器的像素取樣電路，不需要用到額外的記憶體以及複雜的演算法，即可以讓液晶顯示面板行反轉驅動，並增加顯示畫面的解析度。
本發明提出一種主動式矩陣顯示器之像素取樣電路，用以提供一資料線所需之像素訊號，該像素取樣電路包括第一像素取樣單元與第二像素取樣單元。其中，第一像素取樣單元接收具有第一極性之第N組像素訊號與具有第二極性之第N組像素訊號，並依據一時脈訊號輸出第一極性之第N組像素訊號與第二極性之第N組像素訊號二者之一。
另外，第二像素取樣單元接收具有第一極性之第N＋1組像素訊號與具有第二極性之第N＋1組像素訊號，並依據時脈訊號輸出第一極性之第N＋1組像素訊號與第二極性之第N＋1組像素訊號二者之一。其中，N為正整數，上述之第一極性與第二極性的極性相反。而像素取樣電路則是依據時脈訊號依序接收並傳送第N組像素訊號與第N＋1組像素二者之一。
依照本發明的較佳實施例所述之，上述之第一像素取樣單元包括第一儲存單元、第二儲存單元、第一控制開關組。其中，第一儲存單元接收並儲存第一極性之第N組像素訊號。其中，第二儲存單元接收並儲存第二極性之第N組像素訊號。而第一控制開關組耦接第一儲存單元與第二儲存單元，用以控制輸出第一極性之第N組像素訊號與第二極性之第N組像素訊號二者之一。
依照本發明的較佳實施例所述之，上述之第二像素取樣單元包括第三儲存單元、第四儲存單元、第二控制開關組。其中，第三儲存單元接收並儲存第一極性之第N＋1組像素訊號。第四儲存單元接收並儲存第二極性之第N＋1組像素訊號。而第二控制開關組耦接第三儲存單元與第四儲存單元，用以控制輸出第一極性之第N＋1組像素訊號與第二極性之第N＋1組像素訊號二者之一。
依照本發明的較佳實施例所述之，上述之每一組儲存單元包括第一開關與儲存元件。其中，第一開關之第一端接收像素訊號，而儲存元件的第一端耦接第一開關的第二端，第二端則耦接至地。其中，上述之儲存元件係一電容。
依照本發明的較佳實施例所述之，上述之時脈訊號為第M周期時，第一儲存單元與第二儲存單元分別儲存第一極性之第N組像素訊號與第二極性之第N組像素訊號，其中，第一儲存單元與第二儲存單元中之第一開關為導通狀態，而M為正整數。
依照本發明的較佳實施例所述之，上述之時脈訊號為第M＋1周期時，第一控制開關組耦接第一儲存單元，而時脈訊號為第M＋2周期時，第一控制開關組耦接至第二儲存單元。
依照本發明的較佳實施例所述之，上述之第一控制開關組包括第二開關與第三開關。第二開關的第一端耦接第一儲存單元之第一開關的第二端，第二開關的第二端耦接第二儲存單元之第一開關的第二端。第三開關之第一端耦接第二開關的第三端，第二端輸出第N組像素訊號。
其中，當時脈訊號為該第M＋1周期時，第二開關之第一端與第三端為導通狀態，當時脈訊號為該第M＋2周期時，第二開關之第二端與第三端為導通狀態。而當時脈訊號為第M＋1周期與第M＋2周期時，第三開關為導通狀態。而第二控制開關組為開路狀態。
依照本發明的較佳實施例所述之，上述之時脈訊號為第M＋2周期時，第三儲存單元與第四儲存單元分別儲存具有第一極性之第N＋1組像素訊號與具有第二極性之第N＋1組像素訊號。第三儲存單元與第四儲存單元的第一開關為導通狀態。當時脈訊號為第M＋3周期時，第二控制開關組耦接第三儲存單元，而當時脈訊號為第M＋4周期時，第二控制開關組耦接至第四儲存單元。
依照本發明的較佳實施例所述之，上述之第二控制開關組包括第二開關與第三開關。其中第二開關之第一端耦接第三儲存單元之第一開關的第二端，第二開關之第二端耦接第四儲存單元之第一開關的第二端。第三開關之第一端耦接第二開關之第三端，第二端輸出第N＋1組像素訊號。
當時脈訊號為第M＋3周期時，第四開關之第一端與第三端為導通狀態。而時脈訊號為第M＋4周期時，第四開關之第二端與第三端為導通狀態。當時脈訊號為第M＋3周期與第M＋4周期時，第五開關為導通狀態，而第一控制開關組為開路狀態。
本發明因採用線對方式將畫面之掃描線資料傳送到液晶顯示面板，而液晶顯示面板亦可以行反轉驅動，如此即可以不需要用到額外的記憶體以及複雜的演算法，就可以增加顯示畫面的解析度。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
简体摘要：一种主动式矩阵显示器之像素采样电路，此像素采样电路利用线对的方式将扫描线的数据发送到显示皮肤上，并配合显示皮肤行反转驱动以显示画面。因此，本发明之像素采样电路不需要如先前技术般用到额外的内存以及复杂的算法，就可以增加显示画面的分辨率。 A pixel sample circuit for active matrix display is provided. The pixel sample circuit transmits scan－line data to the display panel in a line pair method, and accompanies with a column inversion method for driving the display panel to displays the frame. Therefore, it may increase the resolution for displaying the frame without additional memories and complex algorithm. 【创作特点】本发明的目的就是在提供一种主动式矩阵显示器的像素采样电路，不需要用到额外的内存以及复杂的算法，即可以让液晶显示皮肤行反转驱动，并增加显示画面的分辨率。本发明提出一种主动式矩阵显示器之像素采样电路，用以提供一数据线所需之像素信号，该像素采样电路包括第一像素采样单元与第二像素采样单元。其中，第一像素采样单元接收具有第一极性之第N组像素信号与具有第二极性之第N组像素信号，并依据一时脉信号输出第一极性之第N组像素信号与第二极性之第N组像素信号二者之一。另外，第二像素采样单元接收具有第一极性之第N＋1组像素信号与具有第二极性之第N＋1组像素信号，并依据时脉信号输出第一极性之第N＋1组像素信号与第二极性之第N＋1组像素信号二者之一。其中，N为正整数，上述之第一极性与第二极性的极性相反。而像素采样电路则是依据时脉信号依序接收并发送第N组像素信号与第N＋1组像素二者之一。依照本发明的较佳实施例所述之，上述之第一像素采样单元包括第一存储单元、第二存储单元、第一控制开关组。其中，第一存储单元接收并存储第一极性之第N组像素信号。其中，第二存储单元接收并存储第二极性之第N组像素信号。而第一控制开关组耦接第一存储单元与第二存储单元，用以控制输出第一极性之第N组像素信号与第二极性之第N组像素信号二者之一。依照本发明的较佳实施例所述之，上述之第二像素采样单元包括第三存储单元、第四存储单元、第二控制开关组。其中，第三存储单元接收并存储第一极性之第N＋1组像素信号。第四存储单元接收并存储第二极性之第N＋1组像素信号。而第二控制开关组耦接第三存储单元与第四存储单元，用以控制输出第一极性之第N＋1组像素信号与第二极性之第N＋1组像素信号二者之一。依照本发明的较佳实施例所述之，上述之每一组存储单元包括第一开关与存储组件。其中，第一开关之第一端接收像素信号，而存储组件的第一端耦接第一开关的第二端，第二端则耦接至地。其中，上述之存储组件系一电容。依照本发明的较佳实施例所述之，上述之时脉信号为第M周期时，第一存储单元与第二存储单元分别存储第一极性之第N组像素信号与第二极性之第N组像素信号，其中，第一存储单元与第二存储单元中之第一开关为导通状态，而M为正整数。依照本发明的较佳实施例所述之，上述之时脉信号为第M＋1周期时，第一控制开关组耦接第一存储单元，而时脉信号为第M＋2周期时，第一控制开关组耦接至第二存储单元。依照本发明的较佳实施例所述之，上述之第一控制开关组包括第二开关与第三开关。第二开关的第一端耦接第一存储单元之第一开关的第二端，第二开关的第二端耦接第二存储单元之第一开关的第二端。第三开关之第一端耦接第二开关的第三端，第二端输出第N组像素信号。其中，当时脉信号为该第M＋1周期时，第二开关之第一端与第三端为导通状态，当时脉信号为该第M＋2周期时，第二开关之第二端与第三端为导通状态。而当时脉信号为第M＋1周期与第M＋2周期时，第三开关为导通状态。而第二控制开关组为开路状态。依照本发明的较佳实施例所述之，上述之时脉信号为第M＋2周期时，第三存储单元与第四存储单元分别存储具有第一极性之第N＋1组像素信号与具有第二极性之第N＋1组像素信号。第三存储单元与第四存储单元的第一开关为导通状态。当时脉信号为第M＋3周期时，第二控制开关组耦接第三存储单元，而当时脉信号为第M＋4周期时，第二控制开关组耦接至第四存储单元。依照本发明的较佳实施例所述之，上述之第二控制开关组包括第二开关与第三开关。其中第二开关之第一端耦接第三存储单元之第一开关的第二端，第二开关之第二端耦接第四存储单元之第一开关的第二端。第三开关之第一端耦接第二开关之第三端，第二端输出第N＋1组像素信号。当时脉信号为第M＋3周期时，第四开关之第一端与第三端为导通状态。而时脉信号为第M＋4周期时，第四开关之第二端与第三端为导通状态。当时脉信号为第M＋3周期与第M＋4周期时，第五开关为导通状态，而第一控制开关组为开路状态。本发明因采用线对方式将画面之扫描线数据发送到液晶显示皮肤，而液晶显示皮肤亦可以行反转驱动，如此即可以不需要用到额外的内存以及复杂的算法，就可以增加显示画面的分辨率。为让本发明之上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

IPRDB

热门服务

关于我们

友情链接

联系方式