专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2019197876A フリップチップパッケージ基板审中-公开
公开(公告)号：JP2019197876A
公开(公告)日：2019-11-14
申请号：JP2018159981
申请日：2018-08-29
申请人：恆勁科技股分有限公司 , PHOENIX PIONEER TECHNOLOGY CO.,LTD.
发明人：胡竹青 , 許詩濱
IPC分类号： H05K1/02 , H05K1/18 , H05K3/46 , H01L23/12
摘要：【課題】フリップチップパッケージ基板を提供する。【解決手段】回路構造の一側面に強化構造が設けられることで、フリップチップパッケージ基板の剛性強度が増加するため、フリップチップパッケージ基板が大寸法パッケージである場合、フリップチップパッケージ基板は良好な剛性を有し、電子パッケージ部材の反りを回避することができる。【選択図】図2A

2. 发明专利

JP2019197881A フリップチップパッケージ基板の製造方法及びその構造审中-公开
公开(公告)号：JP2019197881A
公开(公告)日：2019-11-14
申请号：JP2018203464
申请日：2018-10-30
申请人：恆勁科技股分有限公司 , PHOENIX PIONEER TECHNOLOGY CO.,LTD.
发明人：周保宏 , 余俊賢 , 許詩濱 , 郭同堯
IPC分类号： H01L23/12 , H05K3/46
摘要：【課題】単位面積内の電気接続点の数を増加することができ、微細化回路ピッチの高密度回路層を製造することができ、高集積チップのパッケージの要求を満たすことができるフリップチップパッケージ基板の製造方法及びその構造を提供する。【解決手段】導電柱22、24を有する複数の絶縁層21、23を互いに積層させ、それぞれの導電柱22、24を互いに接触積層させることで、それらの絶縁層21、23とそれらの導電柱22、24とを該フリップチップパッケージ基板3のコア層構造2とする。【選択図】図2F

3. 发明专利

JP6548949B2 電子パッケージ構造有权
公开(公告)号：JP6548949B2
公开(公告)日：2019-07-24
申请号：JP2015090773
申请日：2015-04-27
申请人：恆勁科技股分有限公司 , PHOENIX PIONEER TECHNOLOGY CO.,LTD.
发明人：胡竹青 , 許詩濱
IPC分类号： H05K1/18 , H01L27/146 , H01L31/02 , H01L23/12

4. 发明专利

JP2017123464A パッケージ基板の製造方法审中-公开
公开(公告)号：JP2017123464A
公开(公告)日：2017-07-13
申请号：JP2017001063
申请日：2017-01-06
申请人：恆勁科技股分有限公司 , PHOENIX PIONEER TECHNOLOGY CO.,LTD.
发明人：余俊賢 , 許詩濱 , 周保宏
IPC分类号： H05K1/02 , H01L23/12
CPC分类号： C25D5/022 , H01L21/4857 , C25D7/00
摘要：【課題】パッケージ基板の製造方法を提供する。【解決手段】パッケージ基板の製造方法は、載置板が提供される工程と、第一誘電体材料層が載置板に形成され、且つ第一誘電体材料層がパターン化されることで、開口区が第一誘電体材料層内に形成されて、載置板が露出される工程と、第一導電ユニットが載置板に形成されることで、開口区に位置される第一導電ユニットの高さが第一誘電体材料層の厚さより高くなり、且つ第一誘電体材料層の上に位置される第一導電ユニットの幅が開口区の幅より広くなる工程と、第二誘電体材料層が第一導電ユニットに形成される工程と、第二導電ユニットが第二誘電体材料層に形成される工程と、第三誘電体材料層が第二導電ユニットに形成される工程と、載置板が除去され、且つ第一導電ユニットの開口区内に位置される部分が除去される工程と、第四誘電体材料層が形成されて、第一導電ユニットが被覆される工程とを含む。【選択図】図1

5. 发明专利

JP2017103447A 半導体パッケージ基板及びその製造方法有权
公开(公告)号：JP2017103447A
公开(公告)日：2017-06-08
申请号：JP2016143293
申请日：2016-07-21
申请人：恆勁科技股分有限公司 , PHOENIX PIONEER TECHNOLOGY CO.,LTD.
发明人：許詩濱 , 曾昭崇
IPC分类号： H01L23/12
CPC分类号： H01L23/49827 , H01L21/486 , H01L2224/16151 , H01L2224/451 , H01L2224/48221 , H01L24/16 , H01L24/49
摘要：【課題】可撓性、微細回路ピッチ、且つ薄型という利点を兼備する半導体パッケージ基板及びその製造方法を提供する。【解決手段】半導体パッケージ基板10は、少なくとも一つの開口溝18を有する誘電層12と、誘電層12の内部に埋められるパターン化導体層14とを含む。このうち、パターン化導体層14の一部が導体柱14aとして開口溝18から露出することにより上下に両端が解放し、パターン化導体層14の他の部分は一端のみ解放した導線14bになる。【選択図】図1

6. 发明专利

JP2016134615A 電子パッケージ構造审中-公开
标题翻译：电子包装结构
公开(公告)号：JP2016134615A
公开(公告)日：2016-07-25
申请号：JP2015090773
申请日：2015-04-27
申请人：恆勁科技股分有限公司 , PHOENIX PIONEER TECHNOLOGY CO.,LTD.
发明人：胡竹青 , 許詩濱
IPC分类号： H05K1/18 , H01L27/14 , H01L31/02 , H01L23/12
CPC分类号： H01L23/5389 , G06K9/0004 , H01L31/00 , H05K1/185 , H01L2924/181 , H05K2201/10121 , H05K2201/10151
摘要：【課題】絶縁層の厚さを容易に制御でき、センサー素子等、表面に完治領域を有する電子素子を埋め込んで薄型化を実現した電子パッケージ構造を提供する。【解決手段】絶縁層20および200と、絶縁層20および200に埋め込まれており、感知領域231を露出する電子素子23と、絶縁層20および200に設けられ、電子素子23に電気的に接続された第1の回路層21とを含むことで、パッケージ構造2a全体の厚さが低減される。【選択図】図2A
摘要翻译：要解决的问题：为了提供能够容易地控制绝缘层的厚度的电子封装结构，嵌入其中具有传感器元件等感应区域的电子元件使其变薄的表面。解决方案：通过包括：绝缘层20和200来减小封装结构2a的所有厚度; 嵌入在绝缘层20和200中的电子元件23，暴露感测区域231; 以及设置在绝缘层20和200处的电连接到电子元件23的第一电路层21.选择的图示：图2A

7. 发明专利

JP2016111318A インターポーザ基板及びその製法审中-公开
标题翻译：插件底座及其制造方法
公开(公告)号：JP2016111318A
公开(公告)日：2016-06-20
申请号：JP2015095111
申请日：2015-05-07
申请人：恆勁科技股分有限公司 , PHOENIX PIONEER TECHNOLOGY CO.,LTD.
发明人：許哲 ▲偉▼ , 許詩濱
IPC分类号： H01L23/32
CPC分类号： H01L21/4857 , H01L23/49827 , H01L21/486 , H01L2924/0002
摘要：【課題】インターポーザ基板及びその製法を提供する。【解決手段】まず、複数の第1の導電柱を有する第1の回路層を含む搭載板を用意し、該搭載板に第1の絶縁層を形成し、それらの第1の導電柱を露出させ、次に、それらの第1の導電柱に第2の回路層を形成してそれらの第1の導電柱に電気的に接続し、該第2の回路層に複数の第2の導電柱を形成し、その後、該第1の絶縁層に第2の絶縁層を形成するとともに該第2の回路層及びそれらの第2の導電柱を被覆し、該第2の導電柱の端面を露出させ、最後に該搭載板を除去することで、該第1の導電柱の端面の形状を円形を除く任意の幾何図形に形成する。従って、必要に応じてレイアウトすることができ、設計の自由度を高めることができる。【選択図】図2F
摘要翻译：要解决的问题：提供一种插入式基板及其制造方法。首先，制备包括具有多个导电柱的第一电路的载体，在载体上形成第一绝缘层，将第一导电柱露出，然后在第一导电柱上形成电连接到第一导电柱的第二电路层，并且在第二电路层上形成多个第二导电柱，之后在第一导电柱上形成第二绝缘层绝缘层，第二电路层和第二导电极被覆盖，第二导电极的端面露出，最后移除载体。因此，第一导电极的端面的形状形成为除了圆以外的任意几何图。因此，插入器基板可以具有需求布局，并且可以具有增加的设计灵活性。选择图：图2F

8. 发明专利

JP6298856B2 パッケージ基板及びその製造方法有权
公开(公告)号：JP6298856B2
公开(公告)日：2018-03-20
申请号：JP2016156275
申请日：2016-08-09
申请人：恆勁科技股分有限公司 , PHOENIX PIONEER TECHNOLOGY CO.,LTD.
发明人：余俊賢 , 許詩濱 , 周保宏 , 彭其豐
IPC分类号： H01L23/14 , H05K3/46 , H01L23/12
CPC分类号： H01L23/49838 , H01L21/4857 , H01L21/486 , H01L21/6835 , H01L23/49822 , H01L23/49827 , H01L23/49866 , H01L2221/68345

9. 发明专利

JP6290987B2 半導体パッケージ基板及びその製造方法有权
公开(公告)号：JP6290987B2
公开(公告)日：2018-03-07
申请号：JP2016143293
申请日：2016-07-21
申请人：恆勁科技股分有限公司 , PHOENIX PIONEER TECHNOLOGY CO.,LTD.
发明人：許詩濱 , 曾昭崇
IPC分类号： H01L23/12
CPC分类号： H01L23/49827 , H01L21/486 , H01L24/16 , H01L24/48 , H01L24/49 , H01L2224/16151 , H01L2224/451 , H01L2224/48221

10. 发明专利

JP2017038055A パッケージ基板及びその製造方法有权
标题翻译：封装基板及其制造方法
公开(公告)号：JP2017038055A
公开(公告)日：2017-02-16
申请号：JP2016156275
申请日：2016-08-09
申请人：恆勁科技股分有限公司 , PHOENIX PIONEER TECHNOLOGY CO.,LTD.
发明人：余俊賢 , 許詩濱 , 周保宏 , 彭其豐
IPC分类号： H01L23/14 , H01L23/12
CPC分类号： H01L23/49838 , H01L21/4857 , H01L21/486 , H01L21/6835 , H01L23/49822 , H01L23/49827 , H01L23/49866 , H01L2221/68345 , H01L2221/68359
摘要：【課題】パッケージ基板及びその製造方法を提供する。【解決手段】前記パッケージ基板は、開口区を有する第一誘電体材料層と、前記第一誘電体材料層の前記開口区内に位置される第一部分、及び前記第一誘電体材料層の上に位置される第二部分を有する第一導電ユニットと、前記第一誘電体材料層及び前記第一導電ユニットを被覆させるための第二誘電体材料層とを備える。また、前記第一導電ユニットの高さは前記第一誘電体材料層の厚さより高くなり、且つ前記第一導電ユニットの前記第二部分の横方向の断面は第一部分の横方向の断面より大きくなる。【選択図】図2
摘要翻译：提供一种封装基板及其制造方法。 A中的封装基板包括具有开口区的第一介电材料层，第一部分被定位在所述第一电介质材料层的开口病房，和第一介电材料层上它包括具有第二被定位部的第一导电部，以及用于覆盖所述第一介电材料层和所述第一导电单元的第二介电材料层。所述第一导电单元的高度比所述第一电介质材料层的厚度较高，而在所述第一导电单元的所述第二部分的横截面比所述第一部分的横截面更大的这让。 .The

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式