会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US06607955B2 Method of forming self-aligned contacts in a semiconductor device 失效
    • Method of forming self-aligned contacts in a semiconductor device
    • 在半导体器件中形成自对准接触的方法
    • US06607955B2
    • 2003-08-19
    • US09825346
    • 2001-04-04
    • Kyu-Hyun Lee
    • Kyu-Hyun Lee
    • H01L218242
    • H01L21/76897 , H01L21/32139
    • A method of forming self-aligned contacts in a semiconductor device wherein a silicon nitride layer and a polysilicon layer are formed on a gate electrode layer. The polysilicon layer, the silicon nitride layer, and the gate electrode layer are etched to form gate electrode configurations. Sidewall spacers are formed on both sidewalls of the gate electrode configurations. An oxide layer is then deposited on the resulting structure. Selected portions of the oxide layer are etched to form self-aligned contacts that expose the semiconductor substrate. Because the polysilicon has an excellent etch selectivity with respect to the oxide layer, the gate electrode layer can be sufficiently protected during the etching of the oxide layer resulting in a good shoulder margin at the exposed upper edges of the silicon nitride gate mask layer.
    • 在半导体器件中形成自对准接触的方法，其中在栅电极层上形成氮化硅层和多晶硅层。 蚀刻多晶硅层，氮化硅层和栅电极层以形成栅电极构造。 侧壁间隔物形成在栅电极构造的两个侧壁上。 然后在所得结构上沉积氧化物层。 蚀刻氧化物层的选定部分以形成露出半导体衬底的自对准接触。 由于多晶硅相对于氧化物层具有优异的蚀刻选择性，所以在蚀刻氧化物层期间可以充分保护栅电极层，从而在氮化硅栅极掩模层的暴露的上边缘处产生良好的肩部边缘。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 3. 发明授权
      US06235623B1 Methods of forming integrated circuit contact holes using blocking layer patterns 有权
    • Methods of forming integrated circuit contact holes using blocking layer patterns
    • 使用阻挡层图案形成集成电路接触孔的方法
    • US06235623B1
    • 2001-05-22
    • US09184227
    • 1998-11-02
    • Kyu-Hyun Lee
    • Kyu-Hyun Lee
    • H01L214763
    • H01L21/76897 , H01L21/0334 , H01L27/10855 , H01L2924/0002 , H01L2924/00
    • Integrated circuit contact holes may be formed on an integrated circuit substrate, by providing a first conductive pattern on the substrate, a first interlayer insulating film on the first conductive pattern, a second conductive pattern on the first interlayer insulating film and a second interlayer insulating film on the second conductive pattern. A blocking layer pattern is formed on the second interlayer insulating film. The blocking layer pattern overlies, is of the same pattern as, and is as least as wide as the second conductive pattern. The first and second interlayer insulating films are then selectively etched relative to the blocking layer pattern and the second conductive pattern, to form contact holes that expose the first conductive pattern. A photoresist pattern may also be formed on a portion of the blocking layer pattern. Then, the first and second interlayer insulating films are selectively etched relative to the photoresist pattern, the blocking layer pattern and the second conductive pattern, to form contact holes that expose the first conductive pattern. The above-described integrated circuit contact hole forming methods may also be used to form integrated circuit contact holes for integrated circuit memory devices. For integrated circuit memory devices, the first conductive pattern may correspond to pad electrodes, the second conductive pattern may correspond to bit lines, and capacitor contact plugs may be formed in the contact holes.
    • 集成电路接触孔可以形成在集成电路基板上，通过在基板上设置第一导电图案，在第一导电图案上设置第一层间绝缘膜，在第一层间绝缘膜上形成第二导电图案，将第二层间绝缘膜 在第二导电图案上。 在第二层间绝缘膜上形成阻挡层图案。 阻挡层图案覆盖，具有与第二导电图案相同的图案，并且至少与第二导电图案一样宽。 然后相对于阻挡层图案和第二导电图案选择性地蚀刻第一和第二层间绝缘膜，以形成露出第一导电图案的接触孔。 也可以在阻挡层图案的一部分上形成光致抗蚀剂图案。 然后，相对于光致抗蚀剂图案，阻挡层图案和第二导电图案选择性地蚀刻第一和第二层间绝缘膜，以形成暴露第一导电图案的接触孔。 上述集成电路接触孔形成方法也可用于形成用于集成电路存储器件的集成电路接触孔。 对于集成电路存储器件，第一导电图案可以对应于焊盘电极，第二导电图案可以对应于位线，并且电容器接触插塞可以形成在接触孔中。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US06602773B2 Methods of fabricating semiconductor devices having protected plug contacts and upper interconnections 有权
    • Methods of fabricating semiconductor devices having protected plug contacts and upper interconnections
    • 制造具有受保护的插头触点和上互连的半导体器件的方法
    • US06602773B2
    • 2003-08-05
    • US09840741
    • 2001-04-23
    • Kyu-Hyun Lee , Yoon-Soon Chun
    • Kyu-Hyun Lee , Yoon-Soon Chun
    • H01L213205
    • H01L21/76843 , H01L21/7684 , H01L21/76852 , H01L21/76865 , H01L21/76885 , H01L21/76895 , H01L21/76897 , H01L23/5226 , H01L2924/0002 , H01L2924/00
    • Embodiments of methods of fabricating protected contact plugs include forming an electrically insulating layer having a contact hole therein, on a semiconductor substrate and then forming an electrically conductive lower barrier layer that lines at least an upper portion of a sidewall of the contact hole. This lower barrier layer may comprise titanium nitride (TiN). A step is also performed to form an electrically conductive contact plug that extends in the contact hole, is electrically coupled to the lower barrier layer and protrudes above the electrically insulating layer. The contact plug may comprise tungsten (W). An electrically conductive upper barrier layer is then formed that extends on a protruded upper surface of the contact plug and on a surface of the lower barrier layer. A step may then be performed to pattern the upper barrier layer to define an electrically conductive barrier spacer that extends on a sidewall or end of the lower barrier layer and define an upper barrier layer cap on the protruded upper surface of the contact plug.
    • 制造受保护的接触插塞的方法的实施例包括在半导体衬底上形成其中具有接触孔的电绝缘层，然后形成在接触孔的侧壁的至少上部分上的导电下阻挡层。 该下阻挡层可以包括氮化钛（TiN）。 还执行步骤以形成在接触孔中延伸的导电接触插塞，电连接到下阻挡层并突出在电绝缘层上方。 接触塞可以包括钨（W）。 然后形成导电上阻挡层，其在接触插塞的突出的上表面上延伸并且在下阻挡层的表面上延伸。 然后可以执行步骤以图案化上阻挡层以限定在下阻挡层的侧壁或端部上延伸并且在接触插塞的突出的上表面上限定上阻挡层帽的导电阻挡间隔物。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US06262470B1 Trench-type insulated gate bipolar transistor and method for making the same 有权
    • Trench-type insulated gate bipolar transistor and method for making the same
    • 沟槽型绝缘栅双极晶体管
    • US06262470B1
    • 2001-07-17
    • US09369487
    • 1999-08-05
    • Kyu-hyun Lee , Tae-hoon Kim
    • Kyu-hyun Lee , Tae-hoon Kim
    • H01L27082
    • H01L29/66348 , H01L29/7397
    • A trench-type insulated gate bipolar transistor in which a channel stop region is partially formed between an n-type high-concentration emitter region and a p-type base region in which a conductive channel is to be formed. The channel stop region is doped with p-type impurities at high concentration. A portion of the emitter region directly contact the base region, and the other portion has the channel stop region disposed between itself and the base region without directly contacting the base region. At the portion where the channel stop region is interposed, an electron current from the emitter region does not flow vertically into a drift region, but horizontally moves to a direct contacts portion between the emitter region and the base region and then vertically flows to the drift region via the conductive channel. The horizontally-flowing electron current within the emitter region causes a voltage drop, thus reducing the voltage difference at the junction between the emitter region and the base region. Therefore, a latch-up phenomenon, in which a parasitic thyristor is turned on, is suppressed.
    • 沟槽型绝缘栅双极晶体管，其中沟道阻挡区域部分地形成在要形成导电沟道的n型高浓度发射极区域和p型基极区域之间。 通道停止区以高浓度掺杂p型杂质。 发射极区域的一部分直接接触基极区域，另一部分具有设置在其与基极区域之间的沟道阻挡区域，而不直接接触基极区域。 在插入通道停止区域的部分，来自发射极区域的电子电流不会垂直流入漂移区域，而是水平移动到发射极区域和基极区域之间的直接接触部分，然后垂直地流到漂移区域 区域。 发射极区域内的水平流动的电子电流引起电压降，从而降低发射极区域和基极区域之间的结处的电压差。 因此，抑制了寄生晶闸管导通的闭锁现象。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号