专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI292529B 具有資料安全性之儲存裝置 STORAGE DEVICE WITH DATA SECURITY 有权
简体标题：具有数据安全性之存储设备 STORAGE DEVICE WITH DATA SECURITY
公开(公告)号：TWI292529B
公开(公告)日：2008-01-11
申请号：TW094138943
申请日：2005-11-07
申请人：山口育男 IKUO YAMAGUCHI
发明人：山口育男 IKUO YAMAGUCHI
IPC分类号： G06F , G11B
CPC分类号： G06F12/1466 , G06F12/1408 , G06F21/6227
摘要：在從一自一輸入/輸出單元所輸出之輸入命令來擷取一參數及從一儲存單元讀取對應於該參數之關鍵資訊後，一反命令轉換器依據該關鍵資訊對該命令及位址資訊實施反資料轉換。該輸入命令已被轉換複數次，以及不可能從該輸入命令中所包含之參數預測反資料轉換所需的關鍵資訊。此外，輸出資料亦被一資料轉換器所轉換。因此，很難從觀察來分析經由該輸入/輸出單元的通信之內容。
简体摘要：在从一自一输入/输出单元所输出之输入命令来截取一参数及从一存储单元读取对应于该参数之关键信息后，一反命令转换器依据该关键信息对该命令及位址信息实施反数据转换。该输入命令已被转换复数次，以及不可能从该输入命令中所包含之参数预测反数据转换所需的关键信息。此外，输出数据亦被一数据转换器所转换。因此，很难从观察来分析经由该输入/输出单元的通信之内容。

2. 发明专利

TWI295776B 具有資料保密功能之半導體記憶裝置 SEMICONDUCTOR MEMORY DEVICE WITH DATA CONFIDENTIALITY FUNCTION 有权
简体标题：具有数据保密功能之半导体记忆设备 SEMICONDUCTOR MEMORY DEVICE WITH DATA CONFIDENTIALITY FUNCTION
公开(公告)号：TWI295776B
公开(公告)日：2008-04-11
申请号：TW094128899
申请日：2005-08-24
申请人：山口育男 IKUO YAMAGUCHI , 梅津隆二 RYUJI UMEZU
发明人：山口育男 IKUO YAMAGUCHI , 梅津隆二 RYUJI UMEZU
IPC分类号： G06F
CPC分类号： G06F21/85 , G06F21/79
摘要：本發明之半導體記憶器10具備有記憶器控制部13和記憶器芯部11。記憶器控制部13所具備之命令判定電路132，係依照從資訊處理裝置之控制部所發送之命令，變更半導體記憶器10之動作模態。在第1模態，於命令解碼電路131進行解碼處理，從記憶器芯部11輸出之資料不被拌碼(scramble)。在第2模態，於命令解碼電路131不進行解碼處理，從記憶器芯部11輸出之命令被拌碼。
简体摘要：本发明之半导体记忆器10具备有记忆器控制部13和记忆器芯部11。记忆器控制部13所具备之命令判定电路132，系依照从信息处理设备之控制部所发送之命令，变更半导体记忆器10之动作模态。在第1模态，于命令译码电路131进行译码处理，从记忆器芯部11输出之数据不被拌码(scramble)。在第2模态，于命令译码电路131不进行译码处理，从记忆器芯部11输出之命令被拌码。

3. 发明专利

TW200615760A 半導體記憶裝置 SEMICONDUCTOR MEMORY DEVICE 审中-公开
简体标题：半导体记忆设备 SEMICONDUCTOR MEMORY DEVICE
公开(公告)号：TW200615760A
公开(公告)日：2006-05-16
申请号：TW094128899
申请日：2005-08-24
申请人：山口育男 IKUO YAMAGUCHI , 梅津隆二 RYUJI UMEZU
发明人：山口育男 IKUO YAMAGUCHI , 梅津隆二 RYUJI UMEZU
IPC分类号： G06F
CPC分类号： G06F21/85 , G06F21/79
摘要：本發明之半導體記憶器10具備有記憶器控制部13和記憶器芯部11。記憶器控制部13所具備之命令判定電路132，係依照從資訊處理裝置之控制部所發送之命令，變更半導體記憶器10之動作模態。在第1模態，於命令解碼電路131進行解碼處理，從記憶器芯部11輸出之資料不被拌碼(scramble)。在第2模態，於命令解碼電路131不進行解碼處理，從記憶器芯部11輸出之命令被拌碼。
简体摘要：本发明之半导体记忆器10具备有记忆器控制部13和记忆器芯部11。记忆器控制部13所具备之命令判定电路132，系依照从信息处理设备之控制部所发送之命令，变更半导体记忆器10之动作模态。在第1模态，于命令译码电路131进行译码处理，从记忆器芯部11输出之数据不被拌码(scramble)。在第2模态，于命令译码电路131不进行译码处理，从记忆器芯部11输出之命令被拌码。

4. 发明专利

TW200625081A 儲存裝置 STORAGE DEVICE 审中-公开
简体标题：存储设备 STORAGE DEVICE
公开(公告)号：TW200625081A
公开(公告)日：2006-07-16
申请号：TW094138943
申请日：2005-11-07
申请人：山口育男 IKUO YAMAGUCHI
发明人：山口育男 IKUO YAMAGUCHI
IPC分类号： G06F , G11B
CPC分类号： G06F12/1466 , G06F12/1408 , G06F21/6227
摘要：在從一自一輸入／輸出單元所輸出之輸入命令來擷取一參數及從一儲存單元讀取對應於該參數之關鍵資訊後，一反命令轉換器依據該關鍵資訊對該命令及位址資訊實施反資料轉換。該輸入命令已被轉換複數次，以及不可能從該輸入命令中所包含之參數預測反資料轉換所需的關鍵資訊。此外，輸出資料亦被一資料轉換器所轉換。因此，很難從觀察來分析經由該輸入／輸出單元的通信之內容。
简体摘要：在从一自一输入／输出单元所输出之输入命令来截取一参数及从一存储单元读取对应于该参数之关键信息后，一反命令转换器依据该关键信息对该命令及位址信息实施反数据转换。该输入命令已被转换复数次，以及不可能从该输入命令中所包含之参数预测反数据转换所需的关键信息。此外，输出数据亦被一数据转换器所转换。因此，很难从观察来分析经由该输入／输出单元的通信之内容。

5. 发明专利

JP2006164236A Storage 有权
标题翻译：存储
公开(公告)号：JP2006164236A
公开(公告)日：2006-06-22
申请号：JP2005305675
申请日：2005-10-20
申请人： Ikuo Yamaguchi , 育男山口
发明人： YAMAGUCHI IKUO
IPC分类号： G06F21/24 , G09C1/00
CPC分类号： G06F12/1466 , G06F12/1408 , G06F21/6227
摘要： PROBLEM TO BE SOLVED: To provide a storage which can strengthen seurity about data stored in a memory section. SOLUTION: A command reverse disturbance 2 extracts a parameter CLb from an input command inputted by an I/O section 12, read the key information DLb corresponding to this from a memory section 4, and performs a reverse disturbance processing of a command and an address information on the basis of a key information DLb. When disturbance processing of multiple times is given, it is difficult that the input command predicts the key information DLb required for the reverse disturbance processing with a parameter CMb contained in the input command. Moreover, the disturbance processing is given by a data disturbance section 3 also about an output Data. Therefore, it is difficult to analyze the content, even if it observes communication of the I/O section 12. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：提供可以加强对存储在存储器部分中的数据的安全性的存储。解决方案：命令反向干扰2从I / O部分12输入的输入命令中提取参数CLb，从存储部分4读取与此对应的密钥信息DLb，并执行命令的反向干扰处理以及基于密钥信息DLb的地址信息。当给出多次干扰处理时，输入命令难以用包含在输入命令中的参数CMb预测反向干扰处理所需的密钥信息DLb。此外，干扰处理也由关于输出数据的数据干扰部分3给出。因此，即使观察到I / O部分12的通信，也很难分析内容。版权所有：（C）2006，JPO＆NCIPI

6. 发明专利

JP2006139884A Semiconductor memory device 有权
标题翻译：半导体存储器件
公开(公告)号：JP2006139884A
公开(公告)日：2006-06-01
申请号：JP2004330570
申请日：2004-11-15
申请人： Ryuji Umetsu , Ikuo Yamaguchi , 育男山口 , 隆二梅津
发明人： YAMAGUCHI IKUO , UMETSU RYUJI
IPC分类号： G11C16/02
CPC分类号： G06F21/85 , G06F21/79
摘要： PROBLEM TO BE SOLVED: To solve the following problem; in a semiconductor memory to store various kinds of data therein, an amount of operation increases with higher security, and read-out performance is degraded. SOLUTION: The semiconductor memory 10 is provided with a memory control part 13 and a memory core part 11. A command judging circuit 132 prepared for the memory control part 132 changes an operation mode of the semiconductor memory 10 according to a command transmitted from a control part of an information processing device. In a 1st mode, a command decoding circuit 131 performs decoding processing, and data outputted from the memory core part 11 are not scrambled. In a 2nd mode, the command decoding circuit 131 does not perform decoding processing, but the command outputted from the memory core part 11 is scrambled. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：解决以下问题; 在半导体存储器中存储各种数据的情况下，随着安全性的增加，操作量增加，读出性能下降。解决方案：半导体存储器10设置有存储器控制部分13和存储器核心部分11.为存储器控制部分132准备的命令判断电路132根据发送的命令改变半导体存储器10的操作模式从信息处理装置的控制部分。在第一模式中，命令解码电路131执行解码处理，并且从存储器核心部分11输出的数据不被加扰。在第二模式中，命令解码电路131不执行解码处理，而是从存储器核心部分11输出的命令被加扰。版权所有（C）2006，JPO＆NCIPI

7. 发明授权

US09003202B2 Memory control device, semiconductor memory device, memory system, and memory control method 有权
标题翻译：存储器控制装置，半导体存储器件，存储器系统和存储器控制方法
公开(公告)号：US09003202B2
公开(公告)日：2015-04-07
申请号：US13257644
申请日：2010-04-05
申请人： Takahiko Sugahara , Tetsuo Furuichi , Ikuo Yamaguchi , Takashi Oshikiri
发明人： Takahiko Sugahara , Tetsuo Furuichi , Ikuo Yamaguchi , Takashi Oshikiri
IPC分类号： G06F21/00 , G06F21/72
CPC分类号： G06F21/72 , G06F2221/2105
摘要： A technique for improving data security is provided. To be specific, in a memory system including an information processing apparatus and a semiconductor memory device, the semiconductor memory device has an interface section that transmits, to the information processing apparatus, data read out from a memory core according to a plurality of communication protocols having different signal transmission/reception methods. Based on a switch command inputted from the information processing apparatus, a communication protocol selection section inputs, to the interface section, a selection signal for selecting a particular communication protocol from the plurality of communication protocols.
摘要翻译：提供了一种提高数据安全性的技术。具体地说，在包括信息处理装置和半导体存储装置的存储器系统中，半导体存储装置具有接口部，该接口部根据多个通信协议向信息处理装置发送从存储器核心读出的数据具有不同的信号发送/接收方法。基于从信息处理装置输入的切换命令，通信协议选择部将从多个通信协议中选择特定通信协议的选择信号输入到接口部。

8. 发明申请

US20120008772A1 MEMORY CONTROLLER, MEMORY CONTROL DEVICE MEMORY DEVICE, MEMORY INFORMATION PROTECTION SYSTEM, CONTROL METHOD FOR MEMORY CONTROL DEVICE, AND CONTROL METHOD FOR MEMORY DEVICE 有权
标题翻译：存储器控制器，存储器控制器件存储器件，存储器信息保护系统，用于存储器控制器件的控制方法和用于存储器件的控制方法
公开(公告)号：US20120008772A1
公开(公告)日：2012-01-12
申请号：US13257680
申请日：2010-04-05
申请人： Takahiko Sugahara , Tetsuo Furuichi , Ikuo Yamaguchi , Takashi Oshikiri
发明人： Takahiko Sugahara , Tetsuo Furuichi , Ikuo Yamaguchi , Takashi Oshikiri
IPC分类号： H04L9/00
CPC分类号： H04L9/0869 , G06F21/79 , G06F21/80 , H04L9/06 , H04L9/0894 , H04L2209/12
摘要： A technique allowing an improvement in the confidentiality of information stored in a memory device. A memory controller includes a key generation part that newly generates key information for use in encryption and decryption of information at every predetermined timing, and a data conversion circuit that encrypts information to be outputted to a memory device based on the information and decrypts encrypted information inputted from the memory device based on the key information. In the data conversion circuit, each time the key generation part generates new key information, key information is updated so as to set the new key information as the key information.
摘要翻译：一种允许改善存储在存储装置中的信息的机密性的技术。存储器控制器包括：新产生用于在每个预定定时对信息进行加密和解密的密钥信息的密钥生成部件;以及数据转换电路，其根据该信息对输出到存储器件的信息进行加密，并解密输入的加密信息从存储设备基于密钥信息。在数据转换电路中，每当密钥生成部生成新的密钥信息时，更新密钥信息，将新的密钥信息作为密钥信息。

9. 发明申请

US20070266242A1 MEMORY DEVICE 有权
标题翻译：内存设备
公开(公告)号：US20070266242A1
公开(公告)日：2007-11-15
申请号：US11740451
申请日：2007-04-26
申请人： Ikuo YAMAGUCHI
发明人： Ikuo YAMAGUCHI
IPC分类号： H04L9/00
CPC分类号： G06F12/1408
摘要： A memory device includes a storage unit having a decryption key storage section that stores key information for decryption and a data storage section that stores to-be-read data requested from the exterior, and a decryption control unit capable of decrypting an externally input encrypted read instruction and address based on the key information stored in the decryption key storage section, and causing data corresponding to the decrypted read instruction and address to be output from the data storage section. The decryption key storage section is composed of arrays of a flash memory.
摘要翻译：存储装置包括存储单元，该存储单元具有存储用于解密的密钥信息的解密密钥存储部分和存储从外部请求的待读取数据的数据存储部分，以及解密控制单元，其能够解密外部输入的加密读取基于存储在解密密钥存储部分中的密钥信息的指令和地址，并且从数据存储部分输出与解密的读指令和地址对应的数据。解密密钥存储部分由闪速存储器的阵列组成。

10. 发明申请

US20060107072A1 Semiconductor memory device 有权
标题翻译：半导体存储器件
公开(公告)号：US20060107072A1
公开(公告)日：2006-05-18
申请号：US11203263
申请日：2005-08-15
申请人： Ryuji Umezu , Ikuo Yamaguchi
发明人： Ryuji Umezu , Ikuo Yamaguchi
IPC分类号： G06F12/14
CPC分类号： G06F12/1408
摘要： A semiconductor memory includes a memory control section and a memory core section. A command judgment circuit in the memory control section changes the operating mode of the semiconductor memory in response to a command sent from a controller of an information processing apparatus. In a first mode, a decryption process is performed in a command decryption circuit, and data outputted from the memory core section is not scrambled. In a second mode, the decryption process is not performed in the command decryption circuit, and the command outputted from the memory core section is scrambled.
摘要翻译：半导体存储器包括存储器控制部分和存储器核心部分。存储器控制部分中的命令判断电路响应于从信息处理设备的控制器发送的命令改变半导体存储器的操作模式。在第一模式中，在命令解密电路中执行解密处理，并且从存储器核心部分输出的数据不被加扰。在第二模式中，在命令解密电路中不执行解密处理，并且从存储器核心部分输出的命令被加扰。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式