专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2012074725A Technique for evaluating fabrication of semiconductor component and wafer 有权
标题翻译：用于评估半导体元件和波形的制造技术
公开(公告)号：JP2012074725A
公开(公告)日：2012-04-12
申请号：JP2011264468
申请日：2011-12-02
申请人： Tau-Metrix Inc , タウ−メトリックスインコーポレイテッドTau−Metrix, Inc.
发明人： AGHABABAZADEH MAJID , JOSE J ESTABIL , NADAL PAKDAMAN , GARY L STEINBERG , JAMES S VICKERS
IPC分类号： H01L21/66 , G01R31/28 , G01R31/317 , G01R31/3185 , H01L23/544
CPC分类号： H01L22/20 , G01R31/2831 , G01R31/3025 , G01R31/31707 , G01R31/31718 , G01R31/318505 , G01R31/318511 , H01L22/34 , H01L2924/0002 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a mechanism for analyzing fabrication of a wafer.SOLUTION: The fabrication of the wafer can be analyzed starting from when the wafer is in a partially fabricated state. The value of a specific performance parameter can be determined at a plurality of locations on an active area of a die of the wafer. The specific performance parameter is known to be indicative of a particular fabrication process in the fabrication. At this time, evaluation information can be obtained based on variations of the performance parameter value 106 at the plurality of locations. This can be performed without affecting a usability of a chip that is created from the die. Evaluation information 107 can be used to evaluate how one or more processes including the particular fabrication process indicated by the performance parameter value 106 have been performed.
摘要翻译：要解决的问题：提供一种用于分析晶片制造的机构。解决方案：可以从晶片处于部分制造状态开始分析晶片的制造。可以在晶片的管芯的有源区域上的多个位置处确定特定性能参数的值。已知具体的性能参数指示制造中的特定制造工艺。此时，可以基于多个位置处的性能参数值106的变化来获得评估信息。这可以在不影响从芯片产生的芯片的可用性的情况下进行。评估信息107可以用于评估包括由性能参数值106指示的特定制造过程的一个或多个处理是否已被执行。版权所有（C）2012，JPO＆INPIT

2. 发明专利

JP2011097098A Technique for evaluating fabrication of semiconductor component and wafer 审中-公开
标题翻译：用于评估半导体元件和波形的制造技术
公开(公告)号：JP2011097098A
公开(公告)日：2011-05-12
申请号：JP2011009582
申请日：2011-01-20
申请人： Tau-Metrix Inc , タウ−メトリックスインコーポレイテッドTau−Metrix, Inc.
发明人： AGHABABAZADEH MAJID , ESTABIL JOSE J , PAKDAMAN NADAR , STEINBRUECK GARY L , VICKERS JAMES S
IPC分类号： H01L21/66 , G01R31/28 , G01R31/317 , G01R31/3185 , H01L23/544
CPC分类号： H01L22/20 , G01R31/2831 , G01R31/3025 , G01R31/31707 , G01R31/31718 , G01R31/318505 , G01R31/318511 , H01L22/34 , H01L2924/0002 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a mechanism for analyzing a fabrication of a wafer. SOLUTION: The fabrication of the wafer may be analyzed starting from when the wafer is in a partially fabricated state. The value of a specified performance parameter may be determined at a plurality of locations on an active area of a die of the wafer. The specified performance parameter is known to be indicative of a particular fabrication process in the fabrication. Evaluation information may then be obtained based on a variance of the value of the performance parameter at the plurality of locations. This may be done without affecting a usability of a chip that is created from the die. The evaluation information may be used to evaluate how one or more processes including the particular fabrication process indicated by the performance parameter value has been performed. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供用于分析晶片制造的机构。解决方案：可以从晶片处于部分制造状态开始分析晶片的制造。可以在晶片的管芯的有效区域上的多个位置处确定指定性能参数的值。已知指定的性能参数指示制造中的特定制造工艺。然后可以基于多个位置处的性能参数的值的方差来获得评估信息。这可以在不影响从芯片产生的芯片的可用性的情况下完成。评估信息可以用于评估包括由性能参数值指示的特定制造过程的一个或多个处理是否已被执行。版权所有（C）2011，JPO＆INPIT

3. 发明专利

JP2011097099A Technique for evaluating fabrication of semiconductor component and wafer 审中-公开
标题翻译：用于评估半导体元件和波形的制造技术
公开(公告)号：JP2011097099A
公开(公告)日：2011-05-12
申请号：JP2011009583
申请日：2011-01-20
申请人： Tau-Metrix Inc , タウ−メトリックスインコーポレイテッドTau−Metrix, Inc.
发明人： AGHABABAZADEH MAJID , ESTABIL JOSE J , PAKDAMAN NADAR , STEINBRUECK GARY L , VICKERS JAMES S
IPC分类号： H01L21/66 , G01R31/28 , G01R31/317 , G01R31/3185 , H01L23/544
CPC分类号： H01L22/20 , G01R31/2831 , G01R31/3025 , G01R31/31707 , G01R31/31718 , G01R31/318505 , G01R31/318511 , H01L22/34 , H01L2924/0002 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide an assembly for analyzing a fabrication of a wafer. SOLUTION: The fabrication of the wafer may be analyzed starting from when the wafer is in a partially fabricated state. The value of a specified performance parameter may be determined at a plurality of locations on an active area of a die of the wafer. The specified performance parameter is known to be indicative of a particular fabrication process in the fabrication. Evaluation information may then be obtained based on a variance of the value of the performance parameter at the plurality of locations. This may be done without affecting a usability of a chip that is created from the die. The evaluation information may be used to evaluate how one or more processes including the particular fabrication process indicated by the performance parameter value has been performed. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供用于分析晶片制造的组件。解决方案：可以从晶片处于部分制造状态开始分析晶片的制造。可以在晶片的管芯的有效区域上的多个位置处确定指定性能参数的值。已知指定的性能参数指示制造中的特定制造工艺。然后可以基于多个位置处的性能参数的值的方差来获得评估信息。这可以在不影响从芯片产生的芯片的可用性的情况下完成。评估信息可以用于评估包括由性能参数值指示的特定制造过程的一个或多个处理是否已被执行。版权所有（C）2011，JPO＆INPIT

4. 发明专利

JP2014140065A Integrated photodiode for semiconductor substrates 审中-公开
标题翻译：用于半导体衬底的集成光电二极管
公开(公告)号：JP2014140065A
公开(公告)日：2014-07-31
申请号：JP2014075479
申请日：2014-04-01
申请人： Tau-Metrix Inc , タウ−メトリックスインコーポレイテッドTau−Metrix, Inc.
发明人： GARY L STEINBRUECK , JAMES B VICKERS , PELELLA MARIO M , MAJID AGHABABAZADEH
IPC分类号： H01L31/10
CPC分类号： H01L31/1016 , H01L27/1443 , H01L27/14603 , H01L27/14689 , H01L31/1037
摘要： PROBLEM TO BE SOLVED: To provide a photodiode that is nonreactive to light incident into a silicon wafer except for a sensitive region (a P-type small region in an N-type well).SOLUTION: There is provided a semiconductor substrate that is partially fabricated to include contact elements and materials. The semiconductor substrate includes doped regions that have a heavily doped N-type region 124 and a heavily doped P-type region 122 adjacent to each other. An exterior surface of the substrate has a topography that includes a light-transparent region in which light, from a light source, is able to reach a surface of the substrate. An application of light onto the light transparent region is sufficient to cause a voltage potential to form across a junction of the heavily doped regions. The substrate further includes one or more electrical contacts, positioned on the substrate to conduct current, resulting from the voltage potential created with application of light onto the light transparent region, to a circuit on the semiconductor substrate.
摘要翻译：要解决的问题：提供对敏感区域（N型阱中的P型小区域）以外的入射到硅晶片的光无反应性的光电二极管。解决方案：提供部分地制造成包括接触元件和材料。半导体衬底包括具有重掺杂N型区124和相互邻近的重掺杂P型区122的掺杂区。衬底的外表面具有包括光透射区域的形貌，其中来自光源的光能够到达衬底的表面。在光透射区域上的光的施加足以在重掺杂区域的结的两端形成电压电位。衬底还包括位于衬底上的一个或多个电触点，以将导致由在光透明区域上施加光产生的电压电位导致的电流传导到半导体衬底上的电路。

5. 发明专利

JP5734854B2 半導体基板用集積フォトダイオード有权
标题翻译：对于集成光电二极管的半导体基板
公开(公告)号：JP5734854B2
公开(公告)日：2015-06-17
申请号：JP2011525243
申请日：2009-08-28
申请人：タウ−メトリックスインコーポレイテッド , TAU−METRIX, INC.
发明人：スタインブリュック,ゲーリーエル , ヴィッカーズ,ジェイムズビー , ペレラ,マリオエム , アグハババザデー,マジド
IPC分类号： H01L31/10
CPC分类号： H01L31/1016 , H01L27/1443 , H01L27/14603 , H01L27/14689 , H01L31/1037

8. 发明专利

JP5340538B2 Method for evaluating the manufacturing of semiconductor components and wafer 有权
公开(公告)号：JP5340538B2
公开(公告)日：2013-11-13
申请号：JP2006524855
申请日：2004-08-25
申请人：タウ−メトリックスインコーポレイテッドTau−Metrix, Inc.
发明人：アガババザデウ，マジド , ジェイエスタビル，ホセ , パクダマン，ナダル , エルスタインブレック，ギャリー , エスヴィッカーズ，ジェイムズ
IPC分类号： H01L21/66 , G01R31/28 , G01R31/317 , G01R31/3185 , H01L21/02 , H01L23/544
CPC分类号： H01L22/20 , G01R31/2831 , G01R31/3025 , G01R31/31707 , G01R31/31718 , G01R31/318505 , G01R31/318511 , H01L22/34 , H01L2924/0002 , H01L2924/00
摘要： A system is provided for using test structures to evaluate a fabrication of a wafer. The test structures include a combination of device and interconnect elements that are provided on an active region of a die, on the wafer prior to the fabrication of the wafer being completed. The combination of device and interconnect elements include one or more circuits that are activatable to produce an output corresponding to measurable electrical and/or optical characteristics. A power receiving element that is configured to receive activation energy sufficient to cause the output on a contactless medium, so that the activation energy is received without affecting a usability of the die or wafer. The one or more circuits are structured to generate a variation in either the output or in a parameter determined from output, as a result of a process variation in a specific fabrication step that provided elements for forming the one or more circuits. A detector is provided to detect the output over the contactless medium, so as to receive the output without affecting a usability of the wafer when fabrication is completed.

9. 发明专利

JP2016157956A 半導体基板用集積フォトダイオード有权
标题翻译：用于半导体基板的集成光电二极管
公开(公告)号：JP2016157956A
公开(公告)日：2016-09-01
申请号：JP2016060064
申请日：2016-03-24
申请人：タウ−メトリックスインコーポレイテッド , TAU−METRIX, INC.
发明人：ゲーリーエルスタインブリュック , ジェイムズビーヴィッカーズ , マリオエムペレラ , マジドアグハババザデー
IPC分类号： H01L31/10
CPC分类号： H01L31/1016 , H01L27/1443 , H01L27/14603 , H01L27/14689 , H01L31/1037
摘要：【課題】半導体基板用集積フォトダイオードを提供する。【解決手段】接触素子及び材料を含んで成る製造途上の半導体基板。半導体基板210は互いに隣接する高濃度にドープされたN型領域224及び高濃度にドープされたP型領域222を含むドープ領域を有している。基板の外表面は光源からの光が基板の表面に達することができ光透過領域を含む地勢を備えている。光透過領域に十分な光が照射されると高濃度にドープされた領域の接合部両端に電位差が生じる。基板部は、そこに配され光透過領域対する光の照射により生じた電位差による電流を半導体基板上の回路に流すための1つ以上の電気接点を更に有することができる。【選択図】図2A
摘要翻译：要解决的问题：提供用于半导体衬底的集成光电二极管。解决方案：半导体衬底被部分地制造成包括接触元件和材料。半导体衬底210包括具有相互邻近的重掺杂N型区224和重掺杂P型区222的掺杂区。衬底的外表面具有包括光透射区域的形貌，其中来自光源的光能够到达衬底的表面。当足够的光照射到透光区域时，在重掺杂区域的结的两端处产生电压电位。衬底部分还可以包括一个或多个电触点，以将由照射到布置在衬底部分上的光透射区域上的电压产生的电压导致半导体衬底上的电路导通。图示：图 2A

10. 发明专利

JP2012501554A Semiconductor substrates for integrated photodiode 有权
公开(公告)号：JP2012501554A
公开(公告)日：2012-01-19
申请号：JP2011525243
申请日：2009-08-28
申请人：タウ−メトリックスインコーポレイテッドTau−Metrix, Inc.
发明人：アグハババザデー，マジド , ビーヴィッカーズ，ジェイムズ , エルスタインブリュック，ゲーリー , エムペレラ，マリオ
IPC分类号： H01L31/04
CPC分类号： H01L31/1016 , H01L27/1443 , H01L27/14603 , H01L27/14689 , H01L31/1037
摘要：接触素子及び材料を含んで成る製造途上の半導体基板。半導体基板は互いに隣接する高濃度にドープされたＮ型領域及び高濃度にドープされたＰ型領域を含むドープ領域を有している。基板の外表面は光源からの光が基板の表面に達することができ光透過領域を含む地勢を備えている。光透過領域に十分な光が照射されると高濃度にドープされた領域の接合部両端に電位差が生じる。基板部は、そこに配され光透過領域対する光の照射により生じた電位差による電流を半導体基板上の回路に流すための１つ以上の電気接点を更に有することができる。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式