专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2012239381A Current mode boost converter using slope compensation 有权
标题翻译：使用斜率补偿的电流模式升压转换器
公开(公告)号：JP2012239381A
公开(公告)日：2012-12-06
申请号：JP2012180176
申请日：2012-08-15
申请人： Vishay-Siliconix , ビシャイ‐シリコニックスVishay−Siliconix
发明人： YARON SLEZAK , ROY SHOSHANI
IPC分类号： H02M3/155 , H02M1/00
CPC分类号： G05F1/62 , H02M3/156 , H02M2001/0025
摘要： PROBLEM TO BE SOLVED: To place an emphasis on cost efficiency and performance efficiency of a boost converter circuit.SOLUTION: A boost converter circuit 100 includes: a power supply 110; an inductor 120 coupled to the power supply 110 to receive current from the power supply 110; a diode 130 coupled to receive current from the inductor 120 and coupled to provide current to a load 160 as an output; an inductor switch 140 coupled to a node between the inductor 120 and the diode 130 for selectively switching current from the inductor 120 from the diode 130; a ramp circuit 105. The ramp circuit is coupled to the node between the inductor 120 and the diode 130, and is configured to selectively sample a voltage at the node between the inductor 120 and the diode 130 by a sampling switch and use the sampled signal to produce a stabilization ramp to stabilize the output.
摘要翻译：要解决的问题：强调升压转换器电路的成本效率和性能效率。解决方案：升压转换器电路100包括：电源110; 耦合到电源110以从电源110接收电流的电感器120; 二极管130，被耦合以从电感器120接收电流并被耦合以向负载160提供电流作为输出; 耦合到电感器120和二极管130之间的节点的电感器开关140，用于选择性地切换来自二极管130的电感器120的电流; 斜坡电路105.斜坡电路耦合到电感器120和二极管130之间的节点，并且被配置为通过采样开关选择性地对电感器120和二极管130之间的节点进行采样，并使用采样信号以产生稳定斜坡以稳定输出。版权所有（C）2013，JPO＆INPIT

2. 发明专利

JP6127069B2 MOSFET終端トレンチ有权
公开(公告)号：JP6127069B2
公开(公告)日：2017-05-10
申请号：JP2014556750
申请日：2013-02-08
申请人：ビシャイ‐シリコニックス , VISHAY−SILICONIX
发明人：ミスバ、ユー.アザム , カイル、テリル
IPC分类号： H01L29/78 , H01L29/06
CPC分类号： H01L29/7811 , H01L21/02532 , H01L21/02595 , H01L21/265 , H01L21/31053 , H01L21/76237 , H01L29/0615 , H01L29/407 , H01L29/66734 , H01L29/7813 , H01L29/41766

3. 发明专利

JP2015510696A ＭＯＳＦＥＴ終端トレンチ有权
标题翻译： MOSFET终止沟槽
公开(公告)号：JP2015510696A
公开(公告)日：2015-04-09
申请号：JP2014556750
申请日：2013-02-08
申请人：ビシャイ‐シリコニックスVishay−Siliconix
发明人：ミスバ、ユー．アザム , カイル、テリル
IPC分类号： H01L29/06 , H01L29/78
CPC分类号： H01L29/7811 , H01L21/02532 , H01L21/02595 , H01L21/265 , H01L21/31053 , H01L21/76237 , H01L29/0615 , H01L29/407 , H01L29/41766 , H01L29/66734 , H01L29/7813
摘要：方法は、一実施形態において、コアトレンチおよび終端トレンチを基板に形成することを含みうる。終端トレンチの幅は、コアトレンチの幅より広い。加えて、コアトレンチを充填し、終端トレンチの側壁および底部をライニングする第1の酸化物が堆積されうる。終端トレンチ内に第1のポリシリコンが堆積されうる。第1のポリシリコンの上方に第2の酸化物が堆積されうる。第2の酸化物および終端トレンチの上方にマスクが堆積されうる。第1の酸化物は、コアトレンチから除去されうる。コアトレンチの側壁および底部をライニングする第3の酸化物が堆積されうる。終端トレンチ内の第1の酸化物の厚みは、コアトレンチ内の第3の酸化物より薄い。
摘要翻译：该方法中，在一个实施例中，可以包括：形成在所述衬底中的核心沟槽和端部沟槽。终止沟槽的宽度比芯沟槽的宽度更宽。此外，填充所述芯沟槽，所述第一氧化物内衬的侧壁和端部沟槽的底部可以被沉积。第一多晶硅可被沉积在终止沟槽。第二氧化物可在所述第一多晶硅沉积。掩模可以高于第二氧化物和终止沟槽来沉积。第一氧化物可从核心沟槽中除去。第三氧化物衬侧壁和芯沟槽的底部可以被沉积。在终止沟槽第一氧化物的厚度比在芯沟槽中的第三氧化物薄。

4. 发明专利

JP5133408B2 Current mode boost converter using a slope compensation 有权
公开(公告)号：JP5133408B2
公开(公告)日：2013-01-30
申请号：JP2010515087
申请日：2008-06-25
申请人：ビシャイ‐シリコニックスVishay−Siliconix
发明人：ヤロン、スレザク , ロイ、ショシャニ
IPC分类号： H02M3/155 , H02M1/00
CPC分类号： G05F1/62 , H02M3/156 , H02M2001/0025
摘要： A boost converter circuit that includes a power supply, an inductor coupled to the power supply to receive current from the power supply, a diode coupled to receive current from the inductor and coupled to provide current to a load as an output, an inductor switch coupled to a node between the inductor and the diode for selectively switching current from the inductor anyway from the diode, and a ramp circuit. The ramp circuit is coupled to the node between the inductor and the diode, and is configured to selectively sample a voltage at the node between the inductor and the diode via a sampling switch and use the sampled signal to produce a stabilization ramp to stabilize the output.

5. 发明专利

JP2013033970A Trench polysilicon diode 有权
标题翻译： TRENCH POLYSILICON DIODE
公开(公告)号：JP2013033970A
公开(公告)日：2013-02-14
申请号：JP2012194777
申请日：2012-09-05
申请人： Vishay-Siliconix , ビシェイ−シリコニクス
发明人： CHEN QUFEI , XU ROBERT , TERRILL KYLE , PATTANAYAK DEVA N
IPC分类号： H01L21/329 , H01L21/336 , H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/088 , H01L29/78 , H01L29/86 , H01L29/866
CPC分类号： H01L29/866 , H01L27/0255 , H01L27/0629 , H01L27/0814 , H01L29/66727 , H01L29/66734 , H01L29/7808 , H01L29/7813 , H01L2924/0002 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor manufacturing method in which a diode structure is located in silicon.SOLUTION: A method of manufacturing a trench polysilicon diode includes the steps of: forming an N-(P-)-type epitaxial region on an N+(P+)-type substrate; forming a trench in the epitaxial region; forming an insulating layer in the trench; filling the trench with polysilicon; forming a P+(N+)-type region of the polysilicon in the trench by implanting a P+(N+)-type dopant; forming an N+(P+)-type region of the polysilicon in the trench by implanting an N+(P+)-type dopant; and forming a polysilicon diode in the trench. A portion of the diode is formed below the top surface of the trench.
摘要翻译：要解决的问题：提供二极管结构位于硅中的半导体制造方法。解决方案：制造沟槽多晶硅二极管的方法包括以下步骤：在N +（P +）型衬底上形成N（P - ）型外延区; 在所述外延区域中形成沟槽; 在沟槽中形成绝缘层; 用多晶硅填充沟槽; 通过注入P +（N +）型掺杂剂在沟槽中形成多晶硅的P +（N +）型区域; 通过注入N +（P +）型掺杂剂在沟槽中形成多晶硅的N +（P +）型区域; 以及在所述沟槽中形成多晶硅二极管。二极管的一部分形成在沟槽的顶表面下方。版权所有（C）2013，JPO＆INPIT

6. 发明专利

JP2004134793A Method for providing self-arranging contact in semiconductor device 有权
公开(公告)号：JP2004134793A
公开(公告)日：2004-04-30
申请号：JP2003330604
申请日：2003-09-22
申请人： Vishay-Siliconix , ヴィシェイ−シリコニックス
发明人： XU ROBERT Q , KOREC JACEK
IPC分类号： H01L29/78 , H01L21/28 , H01L21/336 , H01L21/60 , H01L27/04 , H01L29/06 , H01L29/40
CPC分类号： H01L21/76897 , H01L29/407 , H01L29/7813
摘要： PROBLEM TO BE SOLVED: To provide a method for providing a self-arranging contact for trench power MOSFET.
SOLUTION: In this method, a polysilicon is applied to etch a trench on a substrate through an SiN mask deposited on a layer of oxides, to form a gate oxide layer on a wall of the trench and to cover the surface of the SiN mask. A photo resist mask is applied to remove the polysilicon from the surface of the SiN mask and to cover a gate bus position. Further, a recessed part is formed on the polysilicon formed in the trench. The recessed part formed on a polysilicon plug is filled with an insulating material. The SiN film is selectively etched so as to define a contact window opened at the SiN layer, and a surface flattening oxidizing button covering the trench is left. Further, an electric contact trench is defined by using self-arranging spacer control. The photo resist mask is applied to pattern a metal contact reaching a semiconductor device active region.
COPYRIGHT: (C)2004,JPO

7. 发明专利

JP2017085112A スプリットゲート電界効果トランジスタ审中-公开
公开(公告)号：JP2017085112A
公开(公告)日：2017-05-18
申请号：JP2016225025
申请日：2016-11-18
申请人：ヴィシェイ−シリコニックス , Vishay-Siliconix
发明人： KYLE TERRILL , GAO YANG , PARK CHANHO
IPC分类号： H01L29/78 , H01L21/336 , H01L29/06 , H01L29/423 , H01L29/49
CPC分类号： H01L29/7811 , H01L29/407 , H01L29/42368 , H01L29/4238 , H01L29/66734 , H01L29/7813
摘要：【課題】より高密度のピッチおよびトレンチ構造に起因して、ゲートドレイン重複キャパシタンスおよびゲートドレイン電荷が増加する。スプリットゲート構造は製造するのがより困難である。【解決手段】スプリットゲート電界効果トランジスタ装置は、トレンチと、ゲート電極と、ソース電極とを有するスプリットゲート構造を含む。第1のポリ層は、トレンチ内に配置され、ゲート電極に接続される。第2のポリ層はソース電極へと接続され、第1のポリ層および前記第2のポリ層は独立している。【選択図】図1

8. 发明专利

JP2015057823A 半導体パッケージおよび方法审中-公开
标题翻译：半导体封装及其制造方法
公开(公告)号：JP2015057823A
公开(公告)日：2015-03-26
申请号：JP2014173498
申请日：2014-08-28
申请人：ヴィシェイ−シリコニックス , Vishay-Siliconix
发明人： SERGE JAUNAY , SURESH BELANI , FRANK KUO , MAO SEN , WANG PETER
IPC分类号： H01L23/48 , H01L21/56 , H01L21/60 , H01L23/28
CPC分类号： H01L24/73 , H01L23/3107 , H01L23/49548 , H01L23/49562 , H01L24/16 , H01L24/32 , H01L24/36 , H01L24/40 , H01L24/97 , H01L2224/16245 , H01L2224/40245 , H01L2224/73253 , H01L2224/84801 , H01L2924/00014 , H01L2924/01029 , H01L2924/01033 , H01L2924/01082 , H01L2924/014 , H01L2924/1306 , H01L2924/13091 , H01L2924/181 , H01L2924/3512 , H01L2924/00 , H01L2924/00012 , H01L2224/37099
摘要：【課題】半導体デバイスの製造をコンパクト、容易且つ経済的に行い、端子全てがパッケージの同一面上に設けられるパッケージを提供する。【解決手段】複数のダイ130を上側および下側リードフレームへと電気的に接続する半導体パッケージであって上側リードフレーム内の各対応する1組のリードの対向する縁部は屈曲している。上側リードフレーム内のリードは、各ダイ上の各接点と下側リードフレーム内のリードの各下部との間において電気的に接続される。上側リードフレームの各対応する1組のリードの屈曲された対向する縁部は、封止前に上側リードフレームを支持し、複数のダイをパッケージされた半導体内の上側および下側リードフレームのリード間に配置する。封止されたダイを分離させた後、上側リードはL字型形状となり、ダイの上側のダイ接点をダイの下側のリードに電気的に接続させ、パッケージの接点が同一面上に設けられる。【選択図】図4B
摘要翻译：要解决的问题：为了紧凑地，容易地和经济地制造半导体器件，并提供其中所有端子都在封装的同一侧的封装。解决方案：在将多个管芯130电耦合到上部和下引线框架，上引线框架中的每个相应引线组的相对边缘弯曲。上引线框架中的引线电耦合在每个管芯上的每个触点和下引线框架中的引线的每个下部分之间。上引线框架的每个相应引线组的弯曲的相对边缘在封装之前支撑上引线框架，以在封装的半导体中将多个管芯设置在上引线框架和下引线框架的引线之间。在封装的芯片分离之后，上部引线具有L形并且在芯片的上侧上电耦合管芯触点，以在管芯的下侧引出引线，使得封装触头设置在半导体封装的同一侧。

9. 发明专利

JP2013123060A Floating gate structure having high electrostatic discharge performance 有权
标题翻译：具有高静电放电性能的浮动门结构
公开(公告)号：JP2013123060A
公开(公告)日：2013-06-20
申请号：JP2013001443
申请日：2013-01-09
申请人： Vishay-Siliconix , ビシェイ−シリコニクス
发明人： LUO MIN-YIH , ESIN DEMIRLIOGLU
IPC分类号： H01L27/06 , H01L21/329 , H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/088 , H01L29/861 , H01L29/868
CPC分类号： H01L27/027 , H01L29/0626 , H01L29/861 , H01L2924/0002 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a system and method related to a floating gate structure having high electrostatic discharge performance.SOLUTION: A semiconductor structure includes a floating field gate device 100. The floating field gate device 100 includes an embedded diode having smaller temperature dependency than a Zener diode. A snapback holding voltage of the embedded diode is higher than a working voltage of a related integrated circuit. A snapback trigger voltage of the embedded diode is lower than a breakdown voltage of the semiconductor structure.

10. 发明专利

JP2010532152A Current mode boost converter using a slope compensation 有权
公开(公告)号：JP2010532152A
公开(公告)日：2010-09-30
申请号：JP2010515087
申请日：2008-06-25
申请人：ビシャイ‐シリコニックスVishay−Siliconix
发明人：ヤロン、スレザク , ロイ、ショシャニ
IPC分类号： H02M3/155 , H02M1/00
CPC分类号： G05F1/62 , H02M3/156 , H02M2001/0025
摘要：電源と、前記電源に結合されて前記電源から電流を受けるインダクタと、結合されて前記インダクタから電流を受け、且つ、結合されて負荷に出力として電流を供給する、ダイオードと、前記インダクタと前記ダイオードとの間のノードに結合されている、前記インダクタからの電流を前記ダイオードから選択的に切り替えるための、インダクタスイッチと、ランプ回路と、を含むブーストコンバータ回路。前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードに結合され、且つ、前記インダクタと前記ダイオードとの間の前記ノードの電圧をサンプリングスイッチにより選択的にサンプルし、前記サンプルされた信号を用いて安定化ランプを生成して前記出力を安定化する、ものとして構成されている。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式