专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI314737B 非揮發性半導體記憶裝置有权
简体标题：非挥发性半导体记忆设备
公开(公告)号：TWI314737B
公开(公告)日：2009-09-11
申请号：TW092126015
申请日：2003-09-19
申请人：瑞薩科技股份有限公司 RENESAS TECHNOLOGY CORPORATION , 日立超愛爾愛斯愛系統股份有限公司 HITACHI ULSI SYSTEMS CO., LTD.
发明人：櫻井良多郎 , 田中均 HITOSHI TANAKA , 野田敏史 , 重松孝次
IPC分类号： G11C
CPC分类号： G11C16/3409 , G11C11/5621 , G11C16/225 , G11C16/30 , G11C16/3404
摘要：本發明係以在如快閃記憶體之可實行電氣地寫入、抹除之非揮發性半導體記憶裝置中,即使在寫入或抹除之動作中產生電源切斷的情形時,亦不會發生空乏狀態之記憶體單元做為技術課題。
本發明之解決手段方面係被構成,在如快閃記憶體之非揮發性半導體記憶裝置中,在寫入或抹除之動作中產生電源切斷的情形時,將實施中之動作中斷,並且將臨界値電壓朝向逆方向變化,以實行修復處理。並且,將內部電源電路(充電泵之段數)構成可因應於電源電壓之位準而切換,以實行該修復處理。
简体摘要：本发明系以在如闪存之可实行电气地写入、抹除之非挥发性半导体记忆设备中,即使在写入或抹除之动作中产生电源切断的情形时,亦不会发生空乏状态之内存单元做为技术课题。本发明之解决手段方面系被构成,在如闪存之非挥发性半导体记忆设备中,在写入或抹除之动作中产生电源切断的情形时,将实施中之动作中断,并且将临界値电压朝向逆方向变化,以实行修复处理。并且,将内部电源电路(充电泵之段数)构成可因应于电源电压之位准而切换,以实行该修复处理。

2. 发明专利

TWI296854B 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR DEVICE 失效
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR DEVICE
公开(公告)号：TWI296854B
公开(公告)日：2008-05-11
申请号：TW092116515
申请日：2003-06-18
申请人：瑞薩科技股份有限公司 RENESAS TECHNOLOGY CORPORATION
发明人：海登 HAI DANG , 前田茂伸 SHIGENOBU MAEDA , 松本拓治 TAKUJI MATSUMOTO , 平野有一 YUUICHI HIRANO
IPC分类号： H01L
CPC分类号： H01L29/66772 , H01L29/458 , H01L29/4908 , H01L29/78621
摘要：本發明之課題係提供一種能夠不減少MOS電晶體之驅動電流而減低閘重疊電容之MOS電晶體。作為本發明之解決手段，藉由使得閘極22成為其側面朝向上部彎曲地增大之構造，同時，利用再氧化而使閘氧化膜21之端邊部變厚，以得到雙角度微笑型(smile)氧化構造。接著，可以藉由將雙角度微笑型氧化構造下(B點周圍)之源極‧汲極層載體濃度設定在4×1018cm-3±40%之範圍內，而不減少驅動電流地減低閘重疊電容。
简体摘要：本发明之课题系提供一种能够不减少MOS晶体管之驱动电流而减低闸重叠电容之MOS晶体管。作为本发明之解决手段，借由使得闸极22成为其侧面朝向上部弯曲地增大之构造，同时，利用再氧化而使闸氧化膜21之端边部变厚，以得到双角度微笑型(smile)氧化构造。接着，可以借由将双角度微笑型氧化构造下(B点周围)之源极‧汲极层载体浓度设置在4×1018cm-3±40%之范围内，而不减少驱动电流地减低闸重叠电容。

3. 发明专利

TWI286289B 亂數產生裝置 RANDOM NUMBER GENERATOR 有权
简体标题：乱数产生设备 RANDOM NUMBER GENERATOR
公开(公告)号：TWI286289B
公开(公告)日：2007-09-01
申请号：TW093115596
申请日：2004-06-01
申请人：瑞薩科技股份有限公司 RENESAS TECHNOLOGY CORPORATION , 瑞薩LSI設計股份有限公司 RENESAS LSI DESIGN CORPORATION
发明人：福島和彥 KAZUHIKO FUKUSHIMA , 山口敦男 ATSUO YAMAGUCHI
IPC分类号： G06F
CPC分类号： G06F7/588 , G11C29/36 , G11C2029/3602
摘要：在亂數產生裝置之環式振盪器(12)，使EX-OR閘(21)和4個之反向器(22)形成迴路。該迴路在起動信號為「L」位準時成為穩定狀態，在起動信號為「H」位準時成為振盪狀態。依照脈波幅比迴路之延遲時間短之起動信號，在輸出節點(N1~N5)依序產生在「H」位準和「L」位準之間之不確定狀態之介穩狀態。介穩狀態之波形隨著時間之經過逐漸變小和消失。因為介穩狀態之壽命不能控制，所以介穩狀態消失之節點係隨機者。因此，計數器(13)之輸出信號成為與介穩狀態之壽命相關之真正亂數資料。因此，可以實現小型，小消耗電力，高性能之亂數產生裝置。
简体摘要：在乱数产生设备之环式振荡器(12)，使EX-OR闸(21)和4个之反向器(22)形成回路。该回路在起动信号为“L”位准时成为稳定状态，在起动信号为“H”位准时成为振荡状态。依照脉波幅比回路之延迟时间短之起动信号，在输出节点(N1~N5)依序产生在“H”位准和“L”位准之间之不确定状态之介稳状态。介稳状态之波形随着时间之经过逐渐变小和消失。因为介稳状态之寿命不能控制，所以介稳状态消失之节点系随机者。因此，计数器(13)之输出信号成为与介稳状态之寿命相关之真正乱数数据。因此，可以实现小型，小消耗电力，高性能之乱数产生设备。

4. 发明专利

TWI276820B 介面電路 INTERFACE CIRCUIT 失效
简体标题：界面电路 INTERFACE CIRCUIT
公开(公告)号：TWI276820B
公开(公告)日：2007-03-21
申请号：TW092116234
申请日：2003-06-16
申请人：瑞薩科技股份有限公司 RENESAS TECHNOLOGY CORPORATION
发明人：杉本勝 MASARU SUGIMOTO , 船倉輝彥 TERUHIKO FUNAKURA , 長澤秀和 HIDEKAZU NAGASAWA
IPC分类号： G01R
CPC分类号： G01R31/31926 , G01R31/31924
摘要：本發明之介面電路(20)，係具備n個緩衝電路(23.1～23.n)；及，開關群(22、23.1～23.n、24.1～24.n、25.1～25.n)，其在從測試器(1)將信號供給n個DUT(27.1～27.n)的情況，連接測試器(1)的外部接腳(14)與n個緩衝電路(23.1～23.n)的輸入節點，同時，將n個緩衝電路(23.1～23.n)的輸出節點分別連接於n個DUT(27.1～27.n)，而在測定n個DUT(27.1～27.n)的電壓-電流特性的情況，依每一指定時間順序將n個DUT(27.1～27.n)連接於測試器(1)的外部接腳(14)。藉此，可將測試器(1)的同測數設為n倍，可實現測試成本的減低化及測試精度的提升。
简体摘要：本发明之界面电路(20)，系具备n个缓冲电路(23.1～23.n)；及，开关群(22、23.1～23.n、24.1～24.n、25.1～25.n)，其在从测试器(1)将信号供给n个DUT(27.1～27.n)的情况，连接测试器(1)的外部接脚(14)与n个缓冲电路(23.1～23.n)的输入节点，同时，将n个缓冲电路(23.1～23.n)的输出节点分别连接于n个DUT(27.1～27.n)，而在测定n个DUT(27.1～27.n)的电压-电流特性的情况，依每一指定时间顺序将n个DUT(27.1～27.n)连接于测试器(1)的外部接脚(14)。借此，可将测试器(1)的同测数设为n倍，可实现测试成本的减低化及测试精度的提升。

5. 发明专利

TWI260091B 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME 有权
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
公开(公告)号：TWI260091B
公开(公告)日：2006-08-11
申请号：TW092119657
申请日：2003-07-18
申请人：瑞薩科技股份有限公司 RENESAS TECHNOLOGY CORPORATION
发明人：佐山弘和 HIROKAZU SAYAMA , 太田和伸 KAZUNOBO OHTA , 尾田秀一 HIDEKAZU ODA , 杉原浩平 KOUHEI SUGIHARA
IPC分类号： H01L
CPC分类号： H01L29/7845 , H01L21/26506 , H01L21/32155 , H01L21/823412 , H01L21/823418 , H01L21/823443 , H01L21/823807 , H01L21/823814 , H01L21/823828 , H01L21/823835 , H01L21/823842 , H01L27/10805 , H01L27/10844 , H01L27/10894 , H01L27/10897 , H01L27/1104 , H01L27/1116 , H01L29/4925 , H01L29/4933 , H01L29/66477 , H01L29/665 , H01L29/7842 , H01L29/7848
摘要：本發明之半導體裝置及其製造方法，其目的在於只對所期望之MOS電晶體施加拉伸應力至通道區域以使載子遷移率提高，且抑制製程之複雜化。
其解決手段係藉由在矽基板10上以非單晶矽形成nMOS電晶體之閘極絕緣膜13及閘電極14，且將閘電極14當作罩幕而植入例如砷(As)或銻(Sb)等質量數較大(質量數70以上)的n型摻雜劑，以形成nMOS電晶體之源極汲極區域。藉此，閘電極14會非晶質化。然後，以閘電極14再結晶化之溫度(約550℃)以下之溫度條件覆蓋閘電極14的方式形成氧化矽膜40，之後進行1000℃左右之加熱處理。藉此，會在閘電極14內殘留較強的壓縮應力，同時在其下方之通道區域上施加較強的拉伸應力，而該nMOS電晶體之載子遷移率會提高。
简体摘要：本发明之半导体设备及其制造方法，其目的在于只对所期望之MOS晶体管施加拉伸应力至信道区域以使载子迁移率提高，且抑制制程之复杂化。其解决手段系借由在硅基板10上以非单晶硅形成nMOS晶体管之闸极绝缘膜13及闸电极14，且将闸电极14当作罩幕而植入例如砷(As)或锑(Sb)等质量数较大(质量数70以上)的n型掺杂剂，以形成nMOS晶体管之源极汲极区域。借此，闸电极14会非晶质化。然后，以闸电极14再结晶化之温度(约550℃)以下之温度条件覆盖闸电极14的方式形成氧化硅膜40，之后进行1000℃左右之加热处理。借此，会在闸电极14内残留较强的压缩应力，同时在其下方之信道区域上施加较强的拉伸应力，而该nMOS晶体管之载子迁移率会提高。

6. 发明专利

TWI255107B 具有故障檢測功能之通信裝置 COMMUNICATION APPARATUS WITH FAILURE DETECT FUNCTION 失效
简体标题：具有故障检测功能之通信设备 COMMUNICATION APPARATUS WITH FAILURE DETECT FUNCTION
公开(公告)号：TWI255107B
公开(公告)日：2006-05-11
申请号：TW092118820
申请日：2003-07-10
申请人：瑞薩科技股份有限公司 RENESAS TECHNOLOGY CORPORATION
发明人：城田博史 HIROSHI SHIROTA
IPC分类号： H04L
CPC分类号： H04L43/50
摘要：時基供應選擇電路102控制對上述收信機100及上述傳信機101供應上述收信時基143及上述傳信時基146的情況。時基供應選擇電路102包括產生作為基準之內部時基信號的時基產生電路103及對內部時基施加頻率變化、相位變化、波形變化及時基誤差中至少其中一項所調變而成的調變時基信號145。在正常動作時，將內部時基信號作為上述收信時基143及上述傳信時基146來供應，在回送動作時，內部時基信號作為收信時基143來供應，另一方面，調變時基信號145作為傳信時基146來供應。
简体摘要：时基供应选择电路102控制对上述收信机100及上述传信机101供应上述收信时基143及上述传信时基146的情况。时基供应选择电路102包括产生作为基准之内部时基信号的时基产生电路103及对内部时基施加频率变化、相位变化、波形变化及时基误差中至少其中一项所调制而成的调制时基信号145。在正常动作时，将内部时基信号作为上述收信时基143及上述传信时基146来供应，在回送动作时，内部时基信号作为收信时基143来供应，另一方面，调制时基信号145作为传信时基146来供应。

7. 发明专利

TWI237367B 半導體裝置的製造方法失效
简体标题：半导体设备的制造方法
公开(公告)号：TWI237367B
公开(公告)日：2005-08-01
申请号：TW092126016
申请日：2003-09-19
申请人：瑞薩科技股份有限公司 RENESAS TECHNOLOGY CORPORATION
发明人：鈴木博通 HIROMICHI SUZUKI , 伊藤富士夫 , 佐佐木敏夫
IPC分类号： H01L
CPC分类号： H01L24/83 , H01L21/565 , H01L23/4334 , H01L23/49558 , H01L24/29 , H01L24/32 , H01L24/45 , H01L24/48 , H01L2224/32245 , H01L2224/45144 , H01L2224/48091 , H01L2224/48247 , H01L2224/48253 , H01L2224/73265 , H01L2224/83192 , H01L2224/838 , H01L2224/92247 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01047 , H01L2924/01079 , H01L2924/01082 , H01L2924/07802 , H01L2924/181 , H01L2924/00 , H01L2924/3512 , H01L2224/05599 , H01L2924/00012
摘要：本發明提供一種：先準備，熱量擴散器(1b)與複數條內部引線(1d)的前端部是經由絕緣性的熱可塑性接合材料(1c)相接合的引線框架(1)，將引線框架(1)配置在加熱台(6)上，再將半導體晶片(2)配置在熱量擴散器(1b)上後，經由經過加熱而軟化的熱可塑性接合材料(1c)，將半導體晶片(2)接合在熱量擴散器(1b)的半導體裝置的製造方法，由於是將複數條內部引線(1d)的前端部壓接在加熱台(6)側，同時將半導體晶片(2)與熱可塑性接合材料(1c)接合在一起，因此，進行晶片焊接時可以避免內部引線(1d)散開，可以提高半導體裝置的裝配性。
简体摘要：本发明提供一种：先准备，热量扩散器(1b)与复数条内部引线(1d)的前端部是经由绝缘性的热可塑性接合材料(1c)相接合的引线框架(1)，将引线框架(1)配置在加热台(6)上，再将半导体芯片(2)配置在热量扩散器(1b)上后，经由经过加热而软化的热可塑性接合材料(1c)，将半导体芯片(2)接合在热量扩散器(1b)的半导体设备的制造方法，由于是将复数条内部引线(1d)的前端部压接在加热台(6)侧，同时将半导体芯片(2)与热可塑性接合材料(1c)接合在一起，因此，进行芯片焊接时可以避免内部引线(1d)散开，可以提高半导体设备的装配性。

8. 发明专利

TWI230945B 半導體記憶電路 SEMICONDUCTOR MEMORY CIRCUIT 失效
简体标题：半导体记忆电路 SEMICONDUCTOR MEMORY CIRCUIT
公开(公告)号：TWI230945B
公开(公告)日：2005-04-11
申请号：TW092120965
申请日：2003-07-31
申请人：瑞薩科技股份有限公司 RENESAS TECHNOLOGY CORPORATION
发明人：月川靖彥 YASUHIKO TSUKIKAWA
IPC分类号： G11C
CPC分类号： G11C29/12 , G11C7/12 , G11C7/18 , G11C2029/1204 , G11C2207/002 , G11C2207/005
摘要：本發明係關於一種半導體記憶電路；亦即，本發明係提供一種於感測放大器使用薄膜電晶體之狀態下而也能夠在位元線對間施加高電位差來進行燒入測試之半導體記憶電路。
在半導體記憶電路，設置藉由厚膜電晶體所形成同時使第1和第2電位以及第3和第4電位分別結合在第1位元線對和第2位元線對上之第1及第2短路電晶體電路。
简体摘要：本发明系关于一种半导体记忆电路；亦即，本发明系提供一种于传感放大器使用薄膜晶体管之状态下而也能够在比特线对间施加高电位差来进行烧入测试之半导体记忆电路。在半导体记忆电路，设置借由厚膜晶体管所形成同时使第1和第2电位以及第3和第4电位分别结合在第1比特线对和第2比特线对上之第1及第2短路晶体管电路。

9. 发明专利

TWI226640B 具有被限制在部分電壓擺幅之通用位元線的半導體記憶元件 SEMICONDUCTOR MEMORY DEVICE HAVING POTENTIAL AMPLITUDE OF GLOBAL BIT LINE PAIR RESTRICTED TO PARTIAL SWING 失效
简体标题：具有被限制在部分电压摆幅之通用比特线的半导体记忆组件 SEMICONDUCTOR MEMORY DEVICE HAVING POTENTIAL AMPLITUDE OF GLOBAL BIT LINE PAIR RESTRICTED TO PARTIAL SWING
公开(公告)号：TWI226640B
公开(公告)日：2005-01-11
申请号：TW092127281
申请日：2003-10-02
申请人：瑞薩科技股份有限公司 RENESAS TECHNOLOGY CORPORATION
发明人：中瀨泰伸 NAKASE, YASUNOBU
IPC分类号： G11C
CPC分类号： G11C7/06 , G11C7/12 , G11C7/18 , G11C11/419 , G11C2207/002 , G11C2207/005 , G11C2207/065
摘要：通用字線HWD 變成「H」位準時，局部感測放大器 SA1 依據資料保持節點D20、D21之電位驅動通用位元線對HBT、HBTC。通用感測啟動信號HSE變成「H」位準時，通用感測放大器HAS將資料保持節點D30和D31之電位差放大。利用反相器G19將通用感測啟動信號HSE反相後，傳給通用字線驅動器G16。通用字線HWD 變成「L」位準時，利用通用字線驅動器G16，局部感測放大器SA1 停止對通用位元線對HBT、HBTC之驅動。
简体摘要：通用字线HWD<0>变成“H”位准时，局部传感放大器 SA1<0>依据数据保持节点D20、D21之电位驱动通用比特线对HBT、HBTC。通用传感启动信号HSE变成“H”位准时，通用传感放大器HAS将数据保持节点D30和D31之电位差放大。利用反相器G19将通用传感启动信号HSE反相后，传给通用字线驱动器G16。通用字线HWD<0>变成“L”位准时，利用通用字线驱动器G16，局部传感放大器SA1<0>停止对通用比特线对HBT、HBTC之驱动。

10. 发明专利

TWI223379B 半導體裝置 SEMICONDUCTOR DEVICE 失效
简体标题：半导体设备 SEMICONDUCTOR DEVICE
公开(公告)号：TWI223379B
公开(公告)日：2004-11-01
申请号：TW092118576
申请日：2003-07-08
申请人：瑞薩科技股份有限公司 RENESAS TECHNOLOGY CORPORATION
发明人：平野有一 YUUICHI HIRANO , 松本拓治 TAKUJI MATSUMOTO , 一法師隆志 TAKASHI IPPOSHI
IPC分类号： H01L
CPC分类号： H01L28/20 , H01L27/0629
摘要：本發明之目的是提供半導體裝置，可以使利用矽膜形成之電阻之電阻值不容易產生變動。
本發明之解決手段是以非晶形矽膜形成電阻31，在其表面部份中之接觸栓塞5a，5b之連接部形成矽化物32a，32b。因為電阻31是非晶形矽，所以當與利用多晶矽作為電阻之材料之情況比較時，不容易與氫原子結合，所獲得之半導體裝置可以使利用矽膜形成之電阻之電阻值不容易產生變動。另外，因為在接觸栓塞5a，5b之連接部形成有矽化物32a，32b，所以利用蝕刻而將接觸栓塞5a，5b用之接觸孔形成於第1層間絕緣膜4a上時，就不容易對電阻31產生蝕刻。利用此種構成，所獲得之半導體裝置可以使電阻31之電阻值更不容易產生變動。
简体摘要：本发明之目的是提供半导体设备，可以使利用硅膜形成之电阻之电阻值不容易产生变动。本发明之解决手段是以非晶形硅膜形成电阻31，在其表面部份中之接触栓塞5a，5b之连接部形成硅化物32a，32b。因为电阻31是非晶形硅，所以当与利用多晶硅作为电阻之材料之情况比较时，不容易与氢原子结合，所获得之半导体设备可以使利用硅膜形成之电阻之电阻值不容易产生变动。另外，因为在接触栓塞5a，5b之连接部形成有硅化物32a，32b，所以利用蚀刻而将接触栓塞5a，5b用之接触孔形成于第1层间绝缘膜4a上时，就不容易对电阻31产生蚀刻。利用此种构成，所获得之半导体设备可以使电阻31之电阻值更不容易产生变动。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式