专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2009152618A High density composite mim capacitor with reduced voltage dependence in semiconductor die 审中-公开
标题翻译：具有降低电压依赖性的高密度复合MIM电容器
公开(公告)号：JP2009152618A
公开(公告)日：2009-07-09
申请号：JP2009011105
申请日：2009-01-21
申请人： Newport Fab Llc Doing Business As Jazz Semiconductor , ニューポート・ファブ・リミテッド・ライアビリティ・カンパニー・ドゥーイング・ビジネス・アズ・ジャズ・セミコンダクター
发明人： KAR-ROY ARJUN , RACANELLI MARCO , HOWARD DAVID
IPC分类号： H01L21/822 , H01L21/02 , H01L21/768 , H01L23/522 , H01L27/04 , H01L27/08
CPC分类号： H01L28/40 , H01L21/76838 , H01L27/0805
摘要： PROBLEM TO BE SOLVED: To provide a high density composite MIM capacitor with reduced voltage dependence.
SOLUTION: According to a disclosed embodiment, a composite MIM capacitor comprises a lower electrode 124 of a lower MIM capacitor situated in a lower interconnect metal layer of a semiconductor die. The composite MIM capacitor further comprises an upper electrode 120 of the lower MIM capacitor situated within a lower interlayer dielectric, where the lower interlayer dielectric separates the lower interconnect metal layer from an upper interconnect metal layer. A lower electrode 122 of the upper MIM capacitor is situated in the upper interconnect metal layer. An upper electrode 130 of the upper MIM capacitor is situated within the upper interlayer dielectric which is situated over the upper interconnect metal layer. The upper electrode 120 of the lower MIM capacitor is connected to the lower electrode 122 of the upper MIM capacitor while the lower electrode 124 of the lower MIM capacitor is connected to the upper electrode 130 of the upper MIM capacitor.
COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供具有降低的电压依赖性的高密度复合MIM电容器。解决方案：根据所公开的实施例，复合MIM电容器包括位于半导体管芯的下互连金属层中的下MIM电容器的下电极124。复合MIM电容器还包括位于下层间电介质中的下MIM电容器的上电极120，其中下层间电介质将下互连金属层与上互连金属层分开。上MIM电容器的下电极122位于上互连金属层中。上MIM电容器的上电极130位于位于上互连金属层上方的上层间电介质中。下MIM电容器的上电极120连接到上MIM电容器的下电极122，而下MIM电容器的下电极124连接到上MIM电容器的上电极130。版权所有（C）2009，JPO＆INPIT

2. 发明专利

TW200405477A 製造自動對準雙極電晶體之方法及相關構造 METHOD FOR FABRICATING A SELF-ALIGNED BIPOLAR TRANSISTOR AND RELATED STRUCTURE 失效
简体标题：制造自动对准双极晶体管之方法及相关构造 METHOD FOR FABRICATING A SELF-ALIGNED BIPOLAR TRANSISTOR AND RELATED STRUCTURE
公开(公告)号：TW200405477A
公开(公告)日：2004-04-01
申请号：TW092121031
申请日：2003-07-31
申请人：新港費柏有限責任公司 NEWPORT FAB, LLC
发明人：艾默爾卡布治 KALBURGE, AMOL , 馬可瑞坎納利 RACANELLI, MARCO
IPC分类号： H01L
CPC分类号： H01L29/66287 , H01L29/0804 , H01L29/66242
摘要：根據一典範實施例，一雙極電晶體包含一具有一頂表面之基極。雙極電晶體更包含一在一典範實施例中，位在第一及第二鏈結邊襯間之犧牲柱。雙極電晶體亦包含一位在犧牲柱之上之共形層。共形層可包含，例如，氧化矽。根據這典範實施例，雙極電晶體更包含一位在共形層，犧牲柱，及基極之上之犧牲平坦化層。犧牲平坦化層在第一及第二鏈結邊襯間之第一區域中具第一厚度而在第一及第二鏈結邊襯外部之第二區域中具第二厚度，其中，第二厚度通常大於第一厚度。另一實施例為一種達成上述雙極電晶體之方法。
简体摘要：根据一典范实施例，一双极晶体管包含一具有一顶表面之基极。双极晶体管更包含一在一典范实施例中，位在第一及第二链结边衬间之牺牲柱。双极晶体管亦包含一位在牺牲柱之上之共形层。共形层可包含，例如，氧化硅。根据这典范实施例，双极晶体管更包含一位在共形层，牺牲柱，及基极之上之牺牲平坦化层。牺牲平坦化层在第一及第二链结边衬间之第一区域中具第一厚度而在第一及第二链结边衬外部之第二区域中具第二厚度，其中，第二厚度通常大于第一厚度。另一实施例为一种达成上述双极晶体管之方法。

3. 发明专利

TWI238518B 製造具有平坦層及相關結構之自行對準雙極電晶體之方法 METHOD FOR FABRICATING A SELF-ALIGNED BIPOLAR TRANSISTOR WITH PLANARIZING LAYER AND RELATED STRUCTURE 失效
简体标题：制造具有平坦层及相关结构之自行对准双极晶体管之方法 METHOD FOR FABRICATING A SELF-ALIGNED BIPOLAR TRANSISTOR WITH PLANARIZING LAYER AND RELATED STRUCTURE
公开(公告)号：TWI238518B
公开(公告)日：2005-08-21
申请号：TW093110102
申请日：2004-04-12
申请人：新港費柏有限責任公司 NEWPORT FAB, LLC
发明人：艾默爾卡布治 KALBURGE, AMOL , 馬可瑞坎納利 RACANELLI, MARCO
IPC分类号： H01L
CPC分类号： H01L29/66287 , H01L29/66242 , H01L29/66318
摘要：根據一實施例，一雙極電晶體包含具有一上表面之一基極。該雙極電晶體進一步包含位於該基極的該上表面上之一第一及一第二連結間隔物。該雙極電晶體進一步包含位於該基極的該上表面上且係介於該第一與該第二連結間隔物之間的一犧牲柱。該第一及第二連結間隔物可具有諸如大約等於該犧牲柱的一高度之一高度，或者在另一實施例中，該高度諸如大致小於該犧牲柱的高度。根據該實施例，該雙極電晶體進一步包含位於該犧牲柱、該第一及第二連結間隔物、以及該基極之上的一非犧牲平坦層。該非犧牲平坦層可包含諸如矽酸鹽玻璃。該非犧牲平坦層可具有諸如大約等於該第一及第二連結間隔物的一高度之一高度，或者在另一實施例中，該高度諸如大於該第一及第二連結間隔物的高度。
简体摘要：根据一实施例，一双极晶体管包含具有一上表面之一基极。该双极晶体管进一步包含位于该基极的该上表面上之一第一及一第二链接间隔物。该双极晶体管进一步包含位于该基极的该上表面上且系介于该第一与该第二链接间隔物之间的一牺牲柱。该第一及第二链接间隔物可具有诸如大约等于该牺牲柱的一高度之一高度，或者在另一实施例中，该高度诸如大致小于该牺牲柱的高度。根据该实施例，该双极晶体管进一步包含位于该牺牲柱、该第一及第二链接间隔物、以及该基极之上的一非牺牲平坦层。该非牺牲平坦层可包含诸如硅酸盐玻璃。该非牺牲平坦层可具有诸如大约等于该第一及第二链接间隔物的一高度之一高度，或者在另一实施例中，该高度诸如大于该第一及第二链接间隔物的高度。

4. 发明专利

TWI230464B 半導體晶片中具有經減少之電壓相依性的高密度化合物金屬絕緣體金屬電容器 HIGH DENSITY COMPOSITE MIM CAPACITOR WITH REDUCED VOLTAGE DEPENDENCE IN SEMICONDUCTOR DIES 有权
简体标题：半导体芯片中具有经减少之电压相依性的高密度化合物金属绝缘体金属电容器 HIGH DENSITY COMPOSITE MIM CAPACITOR WITH REDUCED VOLTAGE DEPENDENCE IN SEMICONDUCTOR DIES
公开(公告)号：TWI230464B
公开(公告)日：2005-04-01
申请号：TW093103649
申请日：2004-02-16
申请人：新港費柏有限責任公司 NEWPORT FAB, LLC
发明人：爾俊卡爾洛伊 KAR-ROY, ARJUN , 馬可瑞坎納利 RACANELLI, MARCO , 大衛霍華德 HOWARD, DAVID J.
IPC分类号： H01L
CPC分类号： H01L28/40 , H01L21/76838 , H01L27/0805
摘要：依據所發表之一實施例，一複合MIM電容器包含一下MIM電容器之下電極置於半導體晶粒之一下互接金屬層中。複合MIM電容器另包含下MIM電容器之一上電極置於下層間介質層內，在此，下層間介質分隔下互接金屬層及上互接金屬層。上MIM電容器之一下電極置於上互接金屬層中。上MIM電容器之上電極置於上互接金屬層中。上MIM電容器之上電極置於上層間介質中，此轉而置於上互接金屬層上。下MIM電容器之上電極連接至上 MIM電容器之下電極，同時，下MIM電容器之下電極連接至上MIM電容器之上電極。
简体摘要：依据所发表之一实施例，一复合MIM电容器包含一下MIM电容器之下电极置于半导体晶粒之一下互接金属层中。复合MIM电容器另包含下MIM电容器之一上电极置于下层间介质层内，在此，下层间介质分隔下互接金属层及上互接金属层。上MIM电容器之一下电极置于上互接金属层中。上MIM电容器之上电极置于上互接金属层中。上MIM电容器之上电极置于上层间介质中，此转而置于上互接金属层上。下MIM电容器之上电极连接至上 MIM电容器之下电极，同时，下MIM电容器之下电极连接至上MIM电容器之上电极。

5. 发明专利

TW200501394A 製造具有平坦層及相關結構之自行對準雙極電晶體之方法 METHOD FOR FABRICATING A SELF-ALIGNED BIPOLAR TRANSISTOR WITH PLANARIZING LAYER AND RELATED STRUCTURE 失效
简体标题：制造具有平坦层及相关结构之自行对准双极晶体管之方法 METHOD FOR FABRICATING A SELF-ALIGNED BIPOLAR TRANSISTOR WITH PLANARIZING LAYER AND RELATED STRUCTURE
公开(公告)号：TW200501394A
公开(公告)日：2005-01-01
申请号：TW093110102
申请日：2004-04-12
申请人：新港費柏有限責任公司 NEWPORT FAB, LLC
发明人：艾默爾卡布治 KALBURGE, AMOL , 馬可瑞坎納利 RACANELLI, MARCO
IPC分类号： H01L
CPC分类号： H01L29/66287 , H01L29/66242 , H01L29/66318
摘要：根據一實施例，一雙極電晶體包含具有一上表面之一基極。該雙極電晶體進一步包含位於該基極的該上表面上之一第一及一第二連結間隔物。該雙極電晶體進一步包含位於該基極的該上表面上且係介於該第一與該第二連結間隔物之間的一犧牲柱。該第一及第二連結間隔物可具有諸如大約等於該犧牲柱的一高度之一高度，或者在另一實施例中，該高度諸如大致小於該犧牲柱的高度。根據該實施例，讓雙極電晶體進一步包含位於該犧牲柱、該第一及第二連結間隔物、以及該基極之上的一非犧牲平坦層。該非犧牲平坦層可包含諸如矽酸鹽玻璃。該非犧牲平坦層可具有諸如大約等於該第一及第二連結間隔物的一高度之一高度，或者在另一實施例中，該高度諸如大於該第一及第二連結間隔物的高度。
简体摘要：根据一实施例，一双极晶体管包含具有一上表面之一基极。该双极晶体管进一步包含位于该基极的该上表面上之一第一及一第二链接间隔物。该双极晶体管进一步包含位于该基极的该上表面上且系介于该第一与该第二链接间隔物之间的一牺牲柱。该第一及第二链接间隔物可具有诸如大约等于该牺牲柱的一高度之一高度，或者在另一实施例中，该高度诸如大致小于该牺牲柱的高度。根据该实施例，让双极晶体管进一步包含位于该牺牲柱、该第一及第二链接间隔物、以及该基极之上的一非牺牲平坦层。该非牺牲平坦层可包含诸如硅酸盐玻璃。该非牺牲平坦层可具有诸如大约等于该第一及第二链接间隔物的一高度之一高度，或者在另一实施例中，该高度诸如大于该第一及第二链接间隔物的高度。

6. 发明专利

TW200421551A 三井結構中之深N型井及其製造方法 DEEP N WELLS IN TRIPLE WELL STRUCTURES AND METHOD FOR FABRICATING SAME 失效
简体标题：三井结构中之深N型井及其制造方法 DEEP N WELLS IN TRIPLE WELL STRUCTURES AND METHOD FOR FABRICATING SAME
公开(公告)号：TW200421551A
公开(公告)日：2004-10-16
申请号：TW093103638
申请日：2004-02-16
申请人：新港費柏有限責任公司 NEWPORT FAB, LLC
发明人：爾俊卡爾洛伊 KAR-ROY, ARJUN , 馬可瑞坎納利 RACANELLI, MARCO , 張進書 ZHANG, JINSHU
IPC分类号： H01L
CPC分类号： H01L21/761 , H01L21/74 , H01L21/823878 , H01L21/823892 , H01L27/0928
摘要：一種用以製造半導體晶粒中之一結構之發表方法包含步驟：植入一深N井於基體中；沉積一晶膜層於基體上；及構製一P井及一側方隔離N井於深N井上，其中，該側方隔離N井及P井構製於基體及晶膜層中，且其中，側方隔離N井側方包圍P井，且其中，深N井及側方隔離N井電隔離該P井。植入一深N井可包含步驟：沉積一屏蔽氧化物層於基體上，構製一蔽罩於屏蔽氧化物層上，植入深N井於基體中，移去蔽罩，及移去屏蔽氧化物層。沉積晶膜層可包含沉積一單晶矽於基體上。
简体摘要：一种用以制造半导体晶粒中之一结构之发表方法包含步骤：植入一深N井于基体中；沉积一晶膜层于基体上；及构制一P井及一侧方隔离N井于深N井上，其中，该侧方隔离N井及P井构制于基体及晶膜层中，且其中，侧方隔离N井侧方包围P井，且其中，深N井及侧方隔离N井电隔离该P井。植入一深N井可包含步骤：沉积一屏蔽氧化物层于基体上，构制一蔽罩于屏蔽氧化物层上，植入深N井于基体中，移去蔽罩，及移去屏蔽氧化物层。沉积晶膜层可包含沉积一单晶硅于基体上。

7. 发明专利

TW200401449A 改善雙極電晶體及其相關結構的對準誤差容許之方法 METHOD FOR IMPROVED ALIGNMENT TOLERANCE IN A BIPOLAR TRANSISTOR AND RELATED STRUCTURE 失效
简体标题：改善双极晶体管及其相关结构的对准误差容许之方法 METHOD FOR IMPROVED ALIGNMENT TOLERANCE IN A BIPOLAR TRANSISTOR AND RELATED STRUCTURE
公开(公告)号：TW200401449A
公开(公告)日：2004-01-16
申请号：TW092114155
申请日：2003-05-26
申请人：新港費柏有限責任公司 NEWPORT FAB, LLC
发明人：克勞斯舒格瑞夫 SCHUEGRAF, KLAUS F.
IPC分类号： H01L
CPC分类号： H01L29/66242
摘要：根據其一實施範例，本發明為一雙極電晶體，諸如異質接面雙極電晶體(HBT)，包含具有一上表面之一基極。位於此基極上表面之上，該HBT更包含第一內邊襯與第二內邊襯。該HBT復包含，一位置鄰接於第一內邊襯之第一外邊襯，以及一位置鄰接於第二內邊襯之第二外邊襯。根據該實施範例，位於此第一與第二內邊襯之間，該HBT更包含一射極。而位於此第一與第二外邊襯之上，該HBT可能更包含一中介氧化層。位於該中介氧化層之上，該HBT可能更包含一非晶層。而在此非晶層之上，該HBT可能更包含一抗反射塗層。
简体摘要：根据其一实施范例，本发明为一双极晶体管，诸如异质接面双极晶体管(HBT)，包含具有一上表面之一基极。位于此基极上表面之上，该HBT更包含第一内边衬与第二内边衬。该HBT复包含，一位置邻接于第一内边衬之第一外边衬，以及一位置邻接于第二内边衬之第二外边衬。根据该实施范例，位于此第一与第二内边衬之间，该HBT更包含一射极。而位于此第一与第二外边衬之上，该HBT可能更包含一中介氧化层。位于该中介氧化层之上，该HBT可能更包含一非晶层。而在此非晶层之上，该HBT可能更包含一抗反射涂层。

8. 发明专利

TW200427099A 具有凹陷間隔器之自動對準雙極電晶體和其製造方法 SELF-ALIGNED BIPOLAR TRANSISTOR HAVING RECESSED SPACERS AND METHOD FOR FABRICATING SAME 失效
简体标题：具有凹陷间隔器之自动对准双极晶体管和其制造方法 SELF-ALIGNED BIPOLAR TRANSISTOR HAVING RECESSED SPACERS AND METHOD FOR FABRICATING SAME
公开(公告)号：TW200427099A
公开(公告)日：2004-12-01
申请号：TW093110099
申请日：2004-04-12
申请人：新港費柏有限責任公司 NEWPORT FAB, LLC
发明人：艾默爾卡布治 KALBURGE, AMOL , 凱文尹 YIN, KEVIN Q.
IPC分类号： H01L
CPC分类号： H01L29/66272 , H01L29/0804 , H01L29/66242 , H01L29/66287
摘要：依照本發明之一實施例，一種雙極電晶體包含一基極，該基極具有一頂表面。該雙極電晶體進一步包含第一鏈間隔和第二鏈間隔，其設置在該基極頂表面上。該雙極電晶體進一步包含一犧牲柱，其設置在第一和第二鏈間隔間，其中第一和第二鏈間隔之高度實質小於犧牲柱之高度。該雙極電晶體進一步包含一順應層，其設置在該犧牲柱和第一和第二鏈間隔上。依照此實施例，該雙極電晶體進一步包含一犧牲平面層，其設置在該順應層、第一和第二鏈間隔、犧牲柱、和該基極上。該犧牲平面層可包含一有機材料例如有機BARC(底抗反射塗覆)。
简体摘要：依照本发明之一实施例，一种双极晶体管包含一基极，该基极具有一顶表面。该双极晶体管进一步包含第一链间隔和第二链间隔，其设置在该基极顶表面上。该双极晶体管进一步包含一牺牲柱，其设置在第一和第二链间隔间，其中第一和第二链间隔之高度实质小于牺牲柱之高度。该双极晶体管进一步包含一顺应层，其设置在该牺牲柱和第一和第二链间隔上。依照此实施例，该双极晶体管进一步包含一牺牲平面层，其设置在该顺应层、第一和第二链间隔、牺牲柱、和该基极上。该牺牲平面层可包含一有机材料例如有机BARC(底抗反射涂覆)。

9. 发明专利

TW200425529A 半導體晶片中具有經減少之電壓相依性的高密度化合物金屬絕緣體金屬電容器 HIGH DENSITY COMPOSITE MIM CAPACITOR WITH REDUCED VOLTAGE DEPENDENCE IN SEMICONDUCTOR DIES 审中-公开
简体标题：半导体芯片中具有经减少之电压相依性的高密度化合物金属绝缘体金属电容器 HIGH DENSITY COMPOSITE MIM CAPACITOR WITH REDUCED VOLTAGE DEPENDENCE IN SEMICONDUCTOR DIES
公开(公告)号：TW200425529A
公开(公告)日：2004-11-16
申请号：TW093103649
申请日：2004-02-16
申请人：新港費柏有限責任公司 NEWPORT FAB, LLC
发明人：爾俊卡爾洛伊 KAR-ROY, ARJUN , 馬可瑞坎納利 RACANELLI, MARCO , 大衛霍華德 HOWARD, DAVID J.
IPC分类号： H01L
CPC分类号： H01L28/40 , H01L21/76838 , H01L27/0805
摘要：依據所發表之一實施例，一複合MIM電容器包含一下MIM電容器之下電極置於半導體晶粒之一下互接金屬層中。複合MIM電容器另包含下MIM電容器之一上電極置於下層間介質層內，在此，下層間介質分隔下互接金屬層及上互接金屬層。上MIM電容器之一下電極置於上互接金屬層中。上MIM電容器之上電極置於上互接金屬層中。上MIM電容器之上電極置於上層間介質中，此轉而置於上互接金屬層上。下MIM電容器之上電極連接至上MIM電容器之下電極，同時，下MIM電容器之下電極連接至上MIM電容器之上電極。
简体摘要：依据所发表之一实施例，一复合MIM电容器包含一下MIM电容器之下电极置于半导体晶粒之一下互接金属层中。复合MIM电容器另包含下MIM电容器之一上电极置于下层间介质层内，在此，下层间介质分隔下互接金属层及上互接金属层。上MIM电容器之一下电极置于上互接金属层中。上MIM电容器之上电极置于上互接金属层中。上MIM电容器之上电极置于上层间介质中，此转而置于上互接金属层上。下MIM电容器之上电极连接至上MIM电容器之下电极，同时，下MIM电容器之下电极连接至上MIM电容器之上电极。

10. 发明专利

TW200425258A 具有小型多晶晶粒與相關結構之SiGe層的製造方法 METHOD FOR FABRICATION OF SIGE LAYER HAVING SMALL POLY GRAINS AND RELATED STRUCTURE 失效
简体标题：具有小型多晶晶粒与相关结构之SiGe层的制造方法 METHOD FOR FABRICATION OF SIGE LAYER HAVING SMALL POLY GRAINS AND RELATED STRUCTURE
公开(公告)号：TW200425258A
公开(公告)日：2004-11-16
申请号：TW093106859
申请日：2004-03-15
申请人：新港費柏有限責任公司 NEWPORT FAB, LLC
发明人：葛雷格伍倫 U'REN, GREG D. , 沃希 VO, SY
IPC分类号： H01L
CPC分类号： H01L21/8249 , H01L21/0237 , H01L21/0245 , H01L21/02532 , H01L21/0262 , H01L21/02661
摘要：所揭示之具體實例為一種用於製造SiGe層之方法，該方法包括於第一壓力下於一單晶區與至少一隔離區之上沉積一矽緩衝層，此處該矽緩衝層於該至少一隔離區之上方為連續的，亦即包括小複晶粒。該方法進一步包括於第二壓力下於該矽緩衝層之上方形成一矽鍺層，此處該矽鍺層於該至少一隔離區之上方為連續的，即包括小複晶顆粒。在一具體實例中，該第一壓力小於該第二壓力。在另一具體實例中，根據上述方法製造一結構體。
简体摘要：所揭示之具体实例为一种用于制造SiGe层之方法，该方法包括于第一压力下于一单晶区与至少一隔离区之上沉积一硅缓冲层，此处该硅缓冲层于该至少一隔离区之上方为连续的，亦即包括小复晶粒。该方法进一步包括于第二压力下于该硅缓冲层之上方形成一硅锗层，此处该硅锗层于该至少一隔离区之上方为连续的，即包括小复晶颗粒。在一具体实例中，该第一压力小于该第二压力。在另一具体实例中，根据上述方法制造一结构体。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式