专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI315099B 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME 失效
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME
公开(公告)号：TWI315099B
公开(公告)日：2009-09-21
申请号：TW095114492
申请日：2006-04-24
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：須藤仁介 SUDOU, JINSUKE
IPC分类号： H01L
CPC分类号： H01L29/872 , H01L29/66136 , H01L29/66143 , H01L29/8611
摘要：一種半導體裝置100,具有:一半導體基板102,具有形成於其表面部分中之第一導電型半導體區域104;一肖特基能障二極體之陽極146,形成於第一導電型半導體區域104上;一第二導電型護環114,沿著陽極146之周圍而形成於第一導電型半導體區域104之表面部分中;一隔離絕緣膜108,沿著護環114之周圍並與護環114相隔開而形成於第一導電型半導體區域104之表面部分中,以便使陽極146與其它區域隔離;以及一陽極形成遮罩110a,覆蓋落於陽極146與隔離絕緣膜108間之一部分中的半導體基板之表面,且與陽極146之末端部分相接觸。
简体摘要：一种半导体设备100,具有:一半导体基板102,具有形成于其表面部分中之第一导电型半导体区域104;一肖特基能障二极管之阳极146,形成于第一导电型半导体区域104上;一第二导电型护环114,沿着阳极146之周围而形成于第一导电型半导体区域104之表面部分中;一隔离绝缘膜108,沿着护环114之周围并与护环114相隔开而形成于第一导电型半导体区域104之表面部分中,以便使阳极146与其它区域隔离;以及一阳极形成遮罩110a,覆盖落于阳极146与隔离绝缘膜108间之一部分中的半导体基板之表面,且与阳极146之末端部分相接触。

2. 发明专利

TW200933594A 接收電路 RECEIVING CIRCUIT 审中-公开
简体标题：接收电路 RECEIVING CIRCUIT
公开(公告)号：TW200933594A
公开(公告)日：2009-08-01
申请号：TW097146674
申请日：2008-12-01
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人： 瀨浩 INOSE, HIROSHI
IPC分类号： G09G
CPC分类号： G09G5/006 , G09G2370/12
摘要：此處公開一種接收電路,接收包含係數位訊號之影像資料的資料。各個習知的接收電路需要在其連接檢測電路中使用比其他電路更高的高耐受電壓元件。如此一來,那些習知接收電路已面臨增大電路系統規模的問題。另一方面,為了解決上述常見問題,本發明的接收電路包含一第一時脈檢測電路,檢測用於讀取各個接收側裝置之唯一身分認證(ID)之讀取時脈的存在;一第二時脈檢測電路,檢測發送資料之發送時脈的存在;以及一鏈接狀態檢測電路,輸入該第一和第二時脈檢測電路各者的檢測結果,以及根據讀取時脈和發送時脈至少一者,檢測與一目標發送側裝置的一鏈接狀態。
简体摘要：此处公开一种接收电路,接收包含系数位信号之影像数据的数据。各个习知的接收电路需要在其连接检测电路中使用比其他电路更高的高耐受电压组件。如此一来,那些习知接收电路已面临增大电路系统规模的问题。另一方面,为了解决上述常见问题,本发明的接收电路包含一第一时脉检测电路,检测用于读取各个接收侧设备之唯一身分认证(ID)之读取时脉的存在;一第二时脉检测电路,检测发送数据之发送时脉的存在;以及一链接状态检测电路,输入该第一和第二时脉检测电路各者的检测结果,以及根据读取时脉和发送时脉至少一者,检测与一目标发送侧设备的一链接状态。

3. 发明专利

TWI312559B 具有金屬蓋構件之半導體封裝 SEMICONDUCTOR PACKAGE FEATURING METAL LID MEMBER 失效
简体标题：具有金属盖构件之半导体封装 SEMICONDUCTOR PACKAGE FEATURING METAL LID MEMBER
公开(公告)号：TWI312559B
公开(公告)日：2009-07-21
申请号：TW095127949
申请日：2006-07-31
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：堀江正直 MASANAO HORIE , 屋崎修一 SHUUICHI KARIYAZAKI
IPC分类号： H01L
CPC分类号： H01L23/3675 , H01L23/10 , H01L2224/16225 , H01L2224/32225 , H01L2224/32245 , H01L2224/73204 , H01L2224/73253 , H01L2924/01322 , H01L2924/09701 , H01L2924/15311 , H01L2924/16152 , H01L2924/16251 , H01L2924/3511 , H01L2924/00
摘要：在半導體封裝中,一半導體晶片(12)被安裝在一線路板或者封裝電路板上(11)。一蓋構件(141,142)定義用以容納半導體晶片的凹槽,並且被安裝在封裝電路板上,使得半導體晶片被容納在蓋構件的凹槽中。第一黏著層(16)被形成在封裝電路板上,使得蓋構件的外圍部分(141B,141C;141B,141C,141D;142B)以第一黏著層被黏著在封裝電路板上。第二黏著層(17)被形成在半導體晶片上,使得蓋構件的中心部分以第二黏著層被黏著五半導體晶片。下列關係被建立:25��m≦h-d≦30O��m;其中:"d"是蓋構件的凹槽的深度;且"h"是半導體晶片的厚度和第二黏著層的厚度的總和。
简体摘要：在半导体封装中,一半导体芯片(12)被安装在一线路板或者封装电路板上(11)。一盖构件(141,142)定义用以容纳半导体芯片的凹槽,并且被安装在封装电路板上,使得半导体芯片被容纳在盖构件的凹槽中。第一黏着层(16)被形成在封装电路板上,使得盖构件的外围部分(141B,141C;141B,141C,141D;142B)以第一黏着层被黏着在封装电路板上。第二黏着层(17)被形成在半导体芯片上,使得盖构件的中心部分以第二黏着层被黏着五半导体芯片。下列关系被创建:25��m≦h-d≦30O��m;其中:"d"是盖构件的凹槽的深度;且"h"是半导体芯片的厚度和第二黏着层的厚度的总和。

4. 发明专利

TW200926597A 差動發送機、差動接收機、信號發送機、及信號發送系統 DIFFERENTIAL TRANSMITTER, DIFFERENTIAL RECEIVER, SIGNAL TRANSMITTER, AND SIGNAL TRANSMITTING SYSTEM 失效
简体标题：差动发送机、差动接收机、信号发送机、及信号发送系统 DIFFERENTIAL TRANSMITTER, DIFFERENTIAL RECEIVER, SIGNAL TRANSMITTER, AND SIGNAL TRANSMITTING SYSTEM
公开(公告)号：TW200926597A
公开(公告)日：2009-06-16
申请号：TW097125550
申请日：2008-07-07
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：岩崎正 IWASAKI, TADASHI
IPC分类号： H03K
CPC分类号： H04L25/029 , H04L25/0272 , H04L25/0292
摘要：依據本發明之一個實施例,可實現能夠降低功率消耗並可容易被設計之一種信號傳送機。一差動傳送機方塊將固定至一預定邏輯信號之複數個差動輸出信號輸出至一差動接收機方塊,並於一閒置狀態下將一信號傳輸路徑與複數個終端電阻斷開。於差動接收機方塊中,一差動比較器輸出由來自差動傳送機方塊之差動輸出信號之複數個符號所決定之一邏輯,而一操作狀態偵測器在偵測藉由差動比較器連續輸出一預定邏輯之時間到達一預定時間之時偵測閒置狀態,並控制複數個開關,俾能在偵測閒置狀態之時將位在接收側中之信號傳送機與這些終端電阻斷開。
简体摘要：依据本发明之一个实施例,可实现能够降低功率消耗并可容易被设计之一种信号发送机。一差动发送机方块将固定至一预定逻辑信号之复数个差动输出信号输出至一差动接收机方块,并于一闲置状态下将一信号传输路径与复数个终端电阻断开。于差动接收机方块中,一差动比较器输出由来自差动发送机方块之差动输出信号之复数个符号所决定之一逻辑,而一操作状态侦测器在侦测借由差动比较器连续输出一预定逻辑之时间到达一预定时间之时侦测闲置状态,并控制复数个开关,俾能在侦测闲置状态之时将位在接收侧中之信号发送机与这些终端电阻断开。

5. 发明专利

TW200926279A 具有密封環結構之半導體裝置及其製造方法 SEMICONDUCTOR DEVICE HAVING SEAL RING STRUCTURE AND METHOD OF FORMING THE SAME 审中-公开
简体标题：具有密封环结构之半导体设备及其制造方法 SEMICONDUCTOR DEVICE HAVING SEAL RING STRUCTURE AND METHOD OF FORMING THE SAME
公开(公告)号：TW200926279A
公开(公告)日：2009-06-16
申请号：TW097129661
申请日：2008-08-05
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：宇佐美達矢 USAMI, TATSUYA
IPC分类号： H01L
CPC分类号： H01L21/76811 , H01L21/76808 , H01L23/585 , H01L2924/0002 , H01L2924/00
摘要：本發明之半導體裝置包含密封環結構。該密封環結構包含具有貫孔之第一金屬層及形成於該第一金屬層上之第二金屬層,該貫孔具有填充著絕緣材料之底部,該第二金屬層具有自該第二金屬層之底部突出之凸部,該凸部嵌入該貫孔之頂部內。
简体摘要：本发明之半导体设备包含密封环结构。该密封环结构包含具有贯孔之第一金属层及形成于该第一金属层上之第二金属层,该贯孔具有填充着绝缘材料之底部,该第二金属层具有自该第二金属层之底部突出之凸部,该凸部嵌入该贯孔之顶部内。

6. 发明专利

TW200925919A 基於掃描設計技術之積體電路設計 INTEGRATED CIRCUIT DESIGN BASED ON SCAN DESIGN TECHNOLOGY 审中-公开
简体标题：基于扫描设计技术之集成电路设计 INTEGRATED CIRCUIT DESIGN BASED ON SCAN DESIGN TECHNOLOGY
公开(公告)号：TW200925919A
公开(公告)日：2009-06-16
申请号：TW097128894
申请日：2008-07-30
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：入江和幸 IRIE, KAZUYUKI
IPC分类号： G06F , H01L
CPC分类号： G06F17/505 , G06F17/5059
摘要：一種積體電路,設有包含一掃描正反器與一虛設區塊之一掃描鏈。虛設區塊具有接收一時脈信號之一時脈端子,連接至掃描鏈內之一掃描資料線之一掃描輸入端子,以及連接至掃描鏈內之另一掃描資料線之一掃描輸出端子。虛設區塊用以不依存於於該時脈信號而回應於饋入至該掃描輸入端子之輸入資料,以輸出該掃描輸出端子上之資料。
简体摘要：一种集成电路,设有包含一扫描正反器与一虚设区块之一扫描链。虚设区块具有接收一时脉信号之一时脉端子,连接至扫描链内之一扫描数据线之一扫描输入端子,以及连接至扫描链内之另一扫描数据线之一扫描输出端子。虚设区块用以不依存于于该时脉信号而回应于馈入至该扫描输入端子之输入数据,以输出该扫描输出端子上之数据。

7. 发明专利

TWI309451B 半導體積體裝置及其設計方法、設計裝置、程式、製造方法與製造裝置 SEMICONDUCTOR INTEGRATED DEVICE, DESIGN METHOD THEREOF, DESIGNING APPARATUS THEREOF, PROGRAM THEREOF, MANUFACTURING METHOD TEHEREOF, AND MANUFACTURING APPARATUS THEREOF 失效
简体标题：半导体积体设备及其设计方法、设计设备、进程、制造方法与制造设备 SEMICONDUCTOR INTEGRATED DEVICE, DESIGN METHOD THEREOF, DESIGNING APPARATUS THEREOF, PROGRAM THEREOF, MANUFACTURING METHOD TEHEREOF, AND MANUFACTURING APPARATUS THEREOF
公开(公告)号：TWI309451B
公开(公告)日：2009-05-01
申请号：TW094137799
申请日：2005-10-28
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：古木勉 FURUKI, TSUTOMU
IPC分类号： H01L , G06F
CPC分类号： G06F17/5077 , H01L23/5222 , H01L27/0203 , H01L2924/0002 , H01L2924/00
摘要：一種防止於製造製程中由於充電導致閘極氧化膜破壞、劣化的半導體積體電路。
半導體積體電路包括:閘極12,與電晶體之擴散層11絕緣而設置;配線13、14,連接於閘極12;配線15,與配線13平行而鄰接;配線16,與配線15連接。閘極12之閘極面積定為G_Area,閘極電容定為G_Cap。又,配線13、14、15、16各面積分別定為MG1_Area、MG2_Area、M1_Area、M2_Area。配線13與配線15之間的寄生電容定為M1_Cap。從面積算出之天線比例R1為,R1={(MG1_Area+MG2_Area)+��(M1_Area+M2_Area)}/G_Area。��為以G_Cap及M1_Cap之函數決定的參數。此時,以滿足R1
简体摘要：一种防止于制造制程中由于充电导致闸极氧化膜破坏、劣化的半导体集成电路。半导体集成电路包括:闸极12,与晶体管之扩散层11绝缘而设置;配线13、14,连接于闸极12;配线15,与配线13平行而邻接;配线16,与配线15连接。闸极12之闸极面积定为G_Area,闸极电容定为G_Cap。又,配线13、14、15、16各面积分别定为MG1_Area、MG2_Area、M1_Area、M2_Area。配线13与配线15之间的寄生电容定为M1_Cap。从面积算出之天线比例R1为,R1={(MG1_Area+MG2_Area)+��(M1_Area+M2_Area)}/G_Area。��为以G_Cap及M1_Cap之函数决定的参数。此时,以满足R1

8. 发明专利

TW200919197A 主機控制器裝置及資料傳送控制方法 HOST CONTROLLER DEVICE AND DATA TRANSFER CONTROL METHOD 审中-公开
简体标题：主机控制器设备及数据发送控制方法 HOST CONTROLLER DEVICE AND DATA TRANSFER CONTROL METHOD
公开(公告)号：TW200919197A
公开(公告)日：2009-05-01
申请号：TW097135742
申请日：2008-09-18
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：狩谷廣士 KARIYA, HIROSHI
IPC分类号： G06F
CPC分类号： G06F13/4295
摘要：因為用於USB之主機控制器裝置必須以連續方式讀出包含對資料傳送無貢獻的端點資訊迴圈,所以資料傳送效率會令人無法滿意地降低。根據本發明之一實施例,設置於具有系統記憶體2之主機裝置中以與USB裝置通信之主機控制器裝置包含資訊選擇部13,藉由分析儲存於系統記憶體2中之複數端點資訊來選擇要求資料傳送之端點資訊;儲存區14,將用於識別所選的端點資訊之位於系統記憶體2中之至少一位址儲存於其中;及資料傳送部15,根據儲存於儲存區14中之系統記憶體2中之至少一位址所識別出之端點資訊實施要求的資料傳送。
简体摘要：因为用于USB之主机控制器设备必须以连续方式读出包含对数据发送无贡献的端点信息循环,所以数据发送效率会令人无法满意地降低。根据本发明之一实施例,设置于具有系统内存2之主机设备中以与USB设备通信之主机控制器设备包含信息选择部13,借由分析存储于系统内存2中之复数端点信息来选择要求数据发送之端点信息;存储区14,将用于识别所选的端点信息之位于系统内存2中之至少一位址存储于其中;及数据发送部15,根据存储于存储区14中之系统内存2中之至少一位址所识别出之端点信息实施要求的数据发送。

9. 发明专利

TW200915177A 處理器裝置及複合條件處理方法 PROCESSOR APPARATUS AND METHOD FOR PROCESSING COMPLEX CONDITION 失效
简体标题：处理器设备及复合条件处理方法 PROCESSOR APPARATUS AND METHOD FOR PROCESSING COMPLEX CONDITION
公开(公告)号：TW200915177A
公开(公告)日：2009-04-01
申请号：TW097121098
申请日：2008-06-06
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：寺島卓 TERASHIMA, MASARU
IPC分类号： G06F
CPC分类号： G06F9/30058 , G06F9/30021 , G06F9/30094
摘要：本發明提供抑制周期數、指令長度增大,使條件分支處理高速化的處理裝置。所揭示之處理裝置,就指令組而言,包含:複合條件分支指令,執行對應於1或多數條件之每一個的比較運算,依據前述比較運算之結果及指定分支條件値之間的比較運算,往指定之分支端分支;及條件設定指令,設定前述條件;並包含:複合條件設定記憶部(1),記憶以條件設定指令所指定之複合條件;條件比較部(2),於複合條件分支指令執行時,具有多數比較器,該多數比較器,比較於複合條件設定記憶部(1)之中以複合條件分支指令所指定之複合條件之各條件;複合條件分支判定部(3),使用將於前述條件比較部(2)之多數比較器進行之比較運算之結果與以複合條件分支指令指定之分支條件値予以比較的結果,判定是否往前述分支端分支。
简体摘要：本发明提供抑制周期数、指令长度增大,使条件分支处理高速化的处理设备。所揭示之处理设备,就指令组而言,包含:复合条件分支指令,运行对应于1或多数条件之每一个的比较运算,依据前述比较运算之结果及指定分支条件値之间的比较运算,往指定之分支端分支;及条件设置指令,设置前述条件;并包含:复合条件设置记忆部(1),记忆以条件设置指令所指定之复合条件;条件比较部(2),于复合条件分支指令运行时,具有多数比较器,该多数比较器,比较于复合条件设置记忆部(1)之中以复合条件分支指令所指定之复合条件之各条件;复合条件分支判定部(3),使用将于前述条件比较部(2)之多数比较器进行之比较运算之结果与以复合条件分支指令指定之分支条件値予以比较的结果,判定是否往前述分支端分支。

10. 发明专利

TW200913732A 逐行交錯相位變換信號解調設備 PAL SIGNAL DEMODULATING APPARATUS 审中-公开
简体标题：逐行交错相位变换信号解调设备 PAL SIGNAL DEMODULATING APPARATUS
公开(公告)号：TW200913732A
公开(公告)日：2009-03-16
申请号：TW097119079
申请日：2008-05-23
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：山下兼司 YAMASHITA, KENJI
IPC分类号： H04N
CPC分类号： H04N9/66 , H04N9/646 , H04N9/78
摘要：一種PAL(Phase Alternating Line,逐行交錯相位變換)信號解調設備,以在同一幀中,對於與其前後之線的色彩皆不同的線,正確地進行U/V分離,該PAL信號解調設備包含以下元件:帶通濾波器,進行帶通濾波以使幀1至5的色帶通過,藉此產生幀之帶通濾波輸出信號;3D彩色相位失真校正用彩色信號獲取單元,計算幀1及3之間的相關性、與幀3及5之間的相關性、並根據此二計算相關性獲得之權重,取幀2及4之帶通濾波輸出信號之加權平均,藉此產生3D彩色相位失真校正用彩色信號N;及載波色度信號擷取單元,取幀3之帶通濾波輸出信號及3D彩色相位失真校正用彩色信號之加總/相減,藉此擷取載波色度信號。
简体摘要：一种PAL(Phase Alternating Line,逐行交错相位变换)信号解调设备,以在同一帧中,对于与其前后之线的色彩皆不同的线,正确地进行U/V分离,该PAL信号解调设备包含以下组件:带通滤波器,进行带通滤波以使帧1至5的色带通过,借此产生帧之带通滤波输出信号;3D彩色相位失真校正用彩色信号获取单元,计算帧1及3之间的相关性、与帧3及5之间的相关性、并根据此二计算相关性获得之权重,取帧2及4之带通滤波输出信号之加权平均,借此产生3D彩色相位失真校正用彩色信号N;及载波色度信号截取单元,取帧3之带通滤波输出信号及3D彩色相位失真校正用彩色信号之加总/相减,借此截取载波色度信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式