会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明申请
    • ESD PROTECTIVE DEVICE POSSIBLE LOW CAPACITANCE AND STABILITY SPECIAL QUALITY AND THEREOF.
    • ESD保护器件可能具有低容量和稳定性特殊的质量。
    • WO2009128592A1
    • 2009-10-22
    • PCT/KR2008/004998
    • 2008-08-26
    • LATTRON CO., LTDLEE, Chung-KookLEE, Won-Kyoung
    • LEE, Chung-KookLEE, Won-Kyoung
    • H01L23/60G05F1/00
    • H01L27/0248H01L23/60H01L2924/0002H01L2924/00
    • The present invention relates to an ESD protective device possible to embody a low capacitance and a stable characteristic and preparing process thereof, more particularly to an ESD protective device possible to embody a low capacitance and a stable characteristic and preparing process thereof using a voltage sensitive material which surmounts difficulty at production of a voltage sensitive material that has been used in production of an ESD protective device to be a low capacitance compare to prior one and be stable at embodiment of characteristic of a voltage sensitive material and simple at manufacturing. An ESD protective device possible to embody a low capacitance and a stable characteristic of the present invention is constructed by installing a voltage sensitive material between electrodes, the device being charaterized in that the said voltage sensitive material is a fluorescent substance. The present invention makes it possible to embody a characteristic easily and embody a characteristic of ESD parts stably since a voltage sensitive material utilizes property of particles itself but not property of grain boundary when preparing a voltage sensitive material being used in production of an an ESD protective device different from ZnO based semi conductive ceramic materials utilizing property of grain boundary like prior art when preparing a voltage sensitive material, and provide with an excellent property which does not distort a signal wave pattern when using as an ESD protective device of high signal line such as USB2.0, HDMI and the like since its permittivity is low so that it enables to embody low capacitance of 0.5 pF below.
    • 本发明涉及可能体现低电容和稳定特性的ESD保护装置及其制备方法,更具体地涉及可能体现低电容和稳定特性的ESD保护装置,并且使用电压敏感材料制备其工艺 其在制造ESD保护器件时使用的电压敏感材料难以与现有技术相比低电容,并且在电压敏感材料的特性的实施例中是稳定的并且制造简单。 可以通过在电极之间安装电压敏感材料来构成可能体现本发明的低电容和稳定特性的ESD保护装置,其特征在于所述电压敏感材料是荧光物质。 本发明使得可以容易地体现特征并体现ESD部件的特性,因为当制备用于生产ESD保护的电压敏感材料时,电压敏感材料利用颗粒本身的性质而不是晶界的特性 器件与ZnO基半导体陶瓷材料不同,在制备电压敏感材料时利用现有技术的晶界特性,并提供优异的性能,当使用高信号线的ESD保护器件时,不会使信号波图形变形, 作为USB2.0,HDMI等,因为其介电常数低,使得其能够实现低于0.5pF的低电容。
    • 5. 发明公开
    • MULTILAYERED CHIP POWER INDUCTOR
    • 多层芯片功率电感器
    • KR20060035682A
    • 2006-04-26
    • KR20060029143
    • 2006-03-30
    • LATTRON CO LTD
    • HONG SOON KYUYANG KWANG SUPSEO KYUNG SIKLEE GUN WOOLEE CHUNG KOOK
    • H01F27/02H01F27/29
    • 본 발명은 적층형 파워인덕터에 관한 것으로 보다 상세하게는 내부전극의 단면적을 넓게 형성할 수 있어 코일의 레지스턴스 성분을 낮게 할 수 있으며 , 코일 형성을 수평 구조로 할 수 있어 높은 SRF를 갖을 수 있도록 한 적층형 파워인덕터에 관한 것이다.
      또한, 본 발명은 코일을 종래보다 많이 형성할 수 있어 높은 인덕턴스를 갖을 수 있도록 한 것이다.
      본 발명인 적층형 파워인덕터는,
      칩타입 인덕터에 있어서,
      상측에 자성체로 형성되는 상부커버층(110)과;
      비자성체(120b)와 자성체(120a)가 일체로 형성되되, 상기 상부커버층과 내부의 전극패턴(210)과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 상부버퍼층(120)과;
      상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210b)이 형성되는 비자성체(130b)와 중앙에 형성되는 자성체(140a)와 만나는 자속 경로를 형성하는 자성체(130a)가 일체로 형성되는 상부전극패턴형성층(130)과;
      비자성체(140b)와 자성체(140a)가 일체로 형성되되, 비자성체의 중앙에 자성체가 형성되며, 비자성체에 비아홀(200)이 형성되는 중앙형성층(140)과;
      비자성체(160b)와 자성체(160a)가 일체로 형성되되, 중앙형성층과 하부전극패턴형성층(150)의 전극패턴과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 하부버퍼층(160)과;
      상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되는 비자성체(150b)와 중앙에 형성되는 자성체와 만나는 자속 경로를 형성하는 자성체(150a)가 일체로 형성되는 하부전극패턴형성층(150)과;
      하측에 자성체로 형성되는 하부커버층(170b);을 포함하여 이루어지는 것을 특징으로 한다.
      본 발명을 통해 전기적 특성에서의 향상 뿐만 아니라 제조방법에 있어서도 높은 생산성 및 경제성을 제공해줄 수 있으며, 내부전극의 단면적을 넓게 형성할 수 있어 코일의 레지스턴스 성분을 낮게 할 수 있으며 , 코일 형성을 수평 구조로 형성하여 높은 SRF를 갖을 수 있는 효과가 있다.
      또한, 버퍼 영역으로 인해 높은 전류에서도 자속이 포화되지 않으며, 버퍼 영역이 형성되어 있어 쉴드 특성을 갖을 수 있는 효과가 있다.
      파워 인덕터, 적층형, 자속.
    • 6. 发明公开
    • A CHIP COMMON MODE FILTER WITH DIFFERENCE MATERIALS
    • 具有不同材料的芯片共模滤波器
    • KR20070076722A
    • 2007-07-25
    • KR20060005935
    • 2006-01-19
    • LATTRON CO LTD
    • HONG SOON GYUYANG KWANG SUPSEO KYUNG SIKLEE GUN WOOLEE CHUNG KOOK
    • H01P1/20
    • H01P1/20H01P1/203H01P1/20345H01P1/2088H01P11/003
    • A chip common mode filter with heterogeneous material and a manufacturing method thereof are provided to improve an electromagnetic coupling coefficient and an impedance characteristic and obtain the high insulation between coil patterns. A chip common mode filter(100) with heterogeneous material includes covers(11,15) and an inner electrode layer. The chip common mode filter(100) is a multi-layered lamination. The covers(11,15) protects the inner electrode layer and consists of magnets. The inner electrode layer is laminated between the covers(11,15) and consists of non-magnet layers and magnet layer(10). The magnet(10) includes upper magnetic plates(12a,12b), a middle magnetic plate(13), and lower magnetic plates(14a,14b). The non-magnet layers include an upper non-magnetic plate(21), middle magnetic plates, and lower magnetic plates(23). The non-magnetic plate(21) and the lower magnetic plates(23) have electrode patterns formed on at least one plane of the non-magnetic plate(21) and the lower magnetic plates(23).
    • 提供具有异种材料的芯片共模滤波器及其制造方法,以改善电磁耦合系数和阻抗特性,并获得线圈图案之间的高绝缘性。 具有不均匀材料的芯片共模滤波器(100)包括盖(11,15)和内电极层。 芯片共模滤波器(100)是多层叠层。 盖(11,15)保护内部电极层并由磁体组成。 内电极层层叠在盖(11,15)之间,由非磁体层和磁体层(10)组成。 磁体(10)包括上磁板(12a,12b),中间磁板(13)和下磁板(14a,14b)。 非磁性层包括上部非磁性板(21),中间磁性板和下部磁性板(23)。 非磁性板(21)和下磁性板(23)具有形成在非磁性板(21)和下部磁性板(23)的至少一个平面上的电极图案。
    • 8. 发明公开
    • A ARRAY VARISTOR-NOISE FILTER INTEGRATED DEVICE WITH DIFFERENCE MATERIALS
    • 具有不同材料的阵列变压器 - 噪声滤波器集成装置
    • KR20060029258A
    • 2006-04-05
    • KR20060021915
    • 2006-03-08
    • LATTRON CO LTD
    • HONG SOON GYUYANG KWANG SUPSEO KYUNG SIKLEE GUN WOOLEE CHUNG KOOK
    • H01C7/10H01C7/18
    • 본 발명은 이종소재를 이용한 적층형 칩 공통모드 바리스터 필터 복합소자 및 그 제조방법에 관한 것으로 보다 상세하게는 비자성체에 비 선형적인 전류/전압 특성을 갖는 바리스터층을 형성시켜 공통모드 필터의 특성과 함께 과도전압을 억제할 수 있도록 한 이종소재를 이용한 적층형 칩 공통모드 바리스터 필터 복합소자 및 그 제조방법에 관한 것이다.
      본 발명인 이종소재를 이용한 적층형 칩 공통모드 바리스터 필터 복합소자는,
      공통모드 필터 복합소자에 있어서,
      복합소자의 상측에 형성되는 상부커버층(100)과;
      상측에서 하측, 하측에서 상측으로 교대로 비아홀을 통하여 연결되며 전극패턴이 형성되는 두 층 이상의 비자성체와,
      상기 비자성체 중앙에 형성되는 자성체로 이루어진 필터(200)와;
      복합소자의 하측에 형성되는 바리스터층(300);으로 이루어지는 것을 특징으로 한다.
      또한, 본 발명인 이종소재를 이용한 적층형 칩 공통모드 바리스터 필터 복합소자 제조방법은,
      캐리어 필름 상에 각각 자성체막과 비자성체막을 형성한 그린시트를 준비하는 그린시트준비단계와;
      상기 자성체막과 비자성체막 그린시트에 커팅라인을 형성하는 커팅라인형성단계와;
      커팅라인이 형성된 비자성체막 그린시트에는 비아홀을 형성하는 비아홀형성단계와;
      비아홀이 형성된 비자성체막 그린시트 상면에 전극패턴을 형성하고 전극패턴의 한쪽 끝부분은 외부에 연결되어 전기적인 접속을 할 수 있는 전기적접속단계와;
      비자성체 그린시트 상면에 전도성 페이스트를 인쇄하고 비아홀에도 전도성 물질을 채워넣는 충진단계와;
      자성체막 및 비자성체막 그린시트에서 불필요한 부분을 제거하는 제거단계와;
      자성체막 그린시트, 커팅라인이 형성된 자성체막, 커팅라인이 형성된 비자성체막 그린시트, 비아홀과 전극패턴이 형성된 비자성체막 그린시트들을 적층하는 적층단계와;
      적층된 적층체를 소성하고 소성한 적층체의 외부면에 전극단자를 형성하는 전극단자형성단계를 포함하여 이루어지는 것을 특징으로 한다.
      본 발명을 통해 공통모드 필터(Common Mode filter)에 바리스터(Varistor)기능을 추가함으로써 별도의 바리스터(Varistor)를 사용할 필요가 없으며,기존의 Common Mode filter와 함께 Chip Varistors를 사용하므로써 실장 면적이 넓어지는 단점을 본 발명을 통해 1개의 소자에 2개의 특성이 나타나게 되므로 실장면적을 획기적으로 절감할 수 있는 효과가 있다.
      커먼모드 필터, 바리스터, 복합소자, 산화아연계, 페라이트, 이종 복합 소재.
    • 9. 发明专利
    • Multilayer multiple string varistor noise filter compound element
    • 多层多变量多变量滤波器复合元件
    • JP2006295111A
    • 2006-10-26
    • JP2005283592
    • 2005-09-29
    • Lattron Co Ltdラットロン カンパニー リミテッド
    • YANG KWANG SUPLEE WON KYOUNGLEE GUN WOOLEE CHUNG KOOK
    • H01F27/00H01C7/12
    • PROBLEM TO BE SOLVED: To provide a laminated multiple string varistor noise filter compound element for not only reducing a manufacturing cost by simplifying a manufacturing step, but playing a role of varistor with superior noise rejection effect. SOLUTION: In the multiple string varistor noise filter compound element, each varistor noise filter compound element with two or more varistor dielectric layers laminated therein, includes a grounding dielectric multi-layer with a grounding pattern having each grounding terminal connection formed therein, an inductor dielectric multilayer an inductor pattern having an input terminal connection and an output terminal connection formed therein, and an output terminal and a grounding terminal jointed with each connection. COPYRIGHT: (C)2007,JPO&INPIT
    • 要解决的问题:提供一种层叠多串变阻器噪声滤波器复合元件,用于通过简化制造步骤而不仅降低制造成本,而且起到具有优异的噪声抑制效果的压敏电阻的作用。 解决方案:在多串压敏电阻噪声滤波器复合元件中,每个压敏电阻噪声滤波器复合元件具有层叠在其中的两个或多个变阻器电介质层,包括:接地电介质多层,具有形成在其中的每个接地端子连接的接地图; 具有输入端子连接和形成在其中的输出端子连接的电感器电介质多层电感器图案,以及与每个连接件连接的输出端子和接地端子。 版权所有(C)2007,JPO&INPIT