专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2008219897A Ball grid array antenna 审中-公开
标题翻译：球网阵列天线
公开(公告)号：JP2008219897A
公开(公告)日：2008-09-18
申请号：JP2008053475
申请日：2008-03-04
申请人： Cypress Semiconductor Corp , サイプレスセミコンダクターコーポレーションCypress Semiconductor Corp.
发明人： BEARD PAUL
IPC分类号： H01Q1/24 , H01Q1/36 , H01Q1/38 , H01Q7/00 , H01Q9/04 , H01Q9/06 , H01Q9/16 , H01Q9/26 , H01Q9/27 , H01Q9/28 , H01Q23/00 , H05K1/02 , H05K3/34
CPC分类号： H01Q9/285 , H01L24/17 , H01L2924/00014 , H01L2924/14 , H01Q1/24 , H01Q1/242 , H01Q1/36 , H01Q1/38 , H01Q7/00 , H01Q9/0407 , H01Q9/0442 , H01Q9/065 , H01Q9/16 , H01Q9/26 , H01Q9/27 , H05K1/0243 , H05K3/3436 , H01L2924/00 , H01L2224/0401
摘要： PROBLEM TO BE SOLVED: To provide a method for manufacturing antenna structure and configuration for providing reliable wireless communications and a device using the antenna. SOLUTION: The antenna for a wireless communication device includes a first antenna element 40 formed of two or more interconnection elements between an integrated circuit package 10 and a circuit substrate 200 with the integrated circuit package 10 mounted thereon, and second and third antenna elements 250, 350 each connected to the first antenna element 40. At least one of the second and third antenna elements 250, 350 is formed of a conductive trace inside the integrated circuit package 10. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供一种用于制造用于提供可靠的无线通信的天线结构和配置的方法以及使用该天线的设备。解决方案：用于无线通信设备的天线包括由集成电路封装10和安装在其上的集成电路封装10的电路基板200之间的两个或更多个互连元件形成的第一天线元件40，以及第二和第三天线元件250,350各自连接到第一天线元件40.第二和第三天线元件250,350中的至少一个由集成电路封装10内部的导电迹线形成。版权所有（C）2008，JPO和INPIT

2. 发明专利

JP2004144737A Method of reading potentiometer and its circuit 有权
公开(公告)号：JP2004144737A
公开(公告)日：2004-05-20
申请号：JP2003309340
申请日：2003-09-01
申请人： Cypress Semiconductor Corp , サイプレスセミコンダクターコーポレーションCypress Semiconductor Corp.
发明人： HATTON BARRY S , WRIGHT DAVID G
IPC分类号： A63F13/02 , G01D5/16 , H03M1/50
CPC分类号： H03M1/50
摘要： PROBLEM TO BE SOLVED: To provide a method and an apparatus used for determining the position of a wiper of a potentiometer without an external A/D converter. SOLUTION: Two capacitors 62 and 66 are connected to both ends of the potentiometer 40 and simultaneously charged or discharged by a current source or a current sink mounted to the wiper 41 of the potentiometer 41. The time required for charging or discharging each capacitor to a threshold voltage level is measured. The time is used for determining the position of the wiper of the potentiometer 40. COPYRIGHT: (C)2004,JPO

3. 发明公开

KR20180019252A 높은 아이들 노이즈 및 DC-레벨 거절을 가지는 저전력 타입-C 수신기 审中-公开
标题翻译：具有高空闲噪声和直流电平抑制的DC-C低功耗C型接收器
公开(公告)号：KR20180019252A
公开(公告)日：2018-02-23
申请号：KR20187004300
申请日：2016-02-18
申请人： CYPRESS SEMICONDUCTOR CORP
发明人： AGARWAL RISHI , BODNARUK NICHOLAS
IPC分类号： G06F1/22 , G06F1/26 , G06F1/32 , G06F13/38 , G06F13/40 , G06F13/42 , H02J7/00
CPC分类号： G06F1/263 , G06F1/22 , G06F1/266 , G06F1/3287 , G06F13/38 , G06F13/385 , G06F13/40 , G06F13/4282 , H02J2007/0062
摘要： 높은 DC-레벨시프트허용오차및 높은노이즈거절을가지는저전력 USB 타입-C 수신기들에대한기법들이본원에설명된다. 예시적인실시예에서, USB-인에이블드디바이스는 USB 타입-C 서브시스템의 CC(Configuration Channel) 라인에커플링된수신기회로를포함한다. 수신기회로는, CC 라인상의인입신호가로컬접지에대해 250mV보다큰 DC 오프셋을가질때에도인입신호로부터데이터를수신하고그리고인입신호가 300mVpp 보다큰 크기를가지는노이즈를포함할때에도인입신호를거절하도록구성된다.
摘要翻译：本文描述了具有高DC电平移位容限和高噪声抑制的低功率USB C型接收器的技术。在示例实施例中，USB使能设备包括耦合到USB Type-C子系统的配置信道（CC）线路的接收器电路。接收器电路被配置为即使当输入信号相对于本地接地具有大于250mV的DC偏移时也从CC线上的输入信号接收数据，并且即使输入信号包括具有幅度超过300 mVpp。

4. 发明专利

JP2008533561A Usb protection storage device 有权
公开(公告)号：JP2008533561A
公开(公告)日：2008-08-21
申请号：JP2007556174
申请日：2006-02-06
申请人：サイプレスセミコンダクターコーポレーションCypress Semiconductor Corp.
发明人：ジェフミラー， , エリックルットマン，
IPC分类号： G06F3/06 , G06F12/14 , G06F13/38 , G06F21/24
CPC分类号： G06F12/1466 , G06F21/31 , G06F21/78 , G11C7/24
摘要：保護メディアデバイスは、ユニバーサル・シリアル・バス（USB）マスストレージクラス（MSC）インターフェイスおよびUSBヒューマン・インターフェイス・デバイス（HID）インターフェイスを備えている。同様に、このメディアデバイスは、ストレージメディア領域を備えている。このストレージメディアは、該ストレージメディアを複数の論理ユニット（LUN）に分けて構成することで、保護領域と非保護領域へ分割される。この非保護領域は、記憶装置のUSB MSCインターフェイスを介して、ホストUSB MSCドライバーを使用し、従来のやり方でアクセスされる。パスワードダイアログアプリケーションは、記憶装置の非保護領域内に設けてもよい。保護記憶装置を構成する好ましいやり方には、記憶装置のストレージメディアを保護領域と非保護領域へ分割することが含まれる。保護領域にアクセスするためのパスワードは、ホストUSB HIDドライバーおよび記憶装置のUSB HIDインターフェイスを用いて設定される。 USB保護記憶装置の保護領域にアクセスする好ましいやり方には、ホストUSB HIDドライバーおよび記憶装置のUSB HIDインターフェイスを用いてパスワードを認証することが含まれる。保護領域は、パスワードが確認されたらすぐにロックが解除される。保護領域のロックが解除された後は、記憶装置は、ホストUSB MSCドライバーのポーリングに対して、該保護領域はアクセス可能であると応答する。保護領域のロックが解除されるまでは、記憶装置は、ホストUSB MSCドライバーのポーリングに対して、該保護領域はアクセス不可能であると応答する。 USB保護記憶装置の保護領域は、取り外しやその他のロッキングイベントに応じて、ファームウェアを介してロックされる。そのため、本発明の様々な態様では、保護メディア領域内のデータへのアクセスを容易にするために、カスタムドライバーやソフトウェアパッケージをホストコンピュータにインストールする必要はない。
【選択図】図１

5. 发明专利

JP2008506186A A method and apparatus for scanning a key or button matrix 审中-公开
公开(公告)号：JP2008506186A
公开(公告)日：2008-02-28
申请号：JP2007520396
申请日：2005-07-01
申请人：サイプレスセミコンダクターコーポレーションCypress Semiconductor Corp.
发明人：アズベリー、レイ． , デヴィッド，ジー．ライト，
IPC分类号： G06F3/023 , H03M11/20
CPC分类号： H03M11/20
摘要：改良型キーマトリックススキャン技術は、キーマトリックス中の第１の接続配列に対して第１のプレスキャンを行い、第１の配列に関連づけられたアクティブにされたキーまたはボタンを識別する。アクティブにされたキーがあると検出された第１の配列中の接続に関してのみ、キーマトリックス中の第２の接続配列に対して第２のサブスキャンが行われる。
【選択図】図４

6. 发明专利

JP2004536363A Universal serial bus (usb) interface for high-capacity storage device 有权
公开(公告)号：JP2004536363A
公开(公告)日：2004-12-02
申请号：JP2002543297
申请日：2001-11-16
申请人：サイプレスセミコンダクターコーポレーションCypress Semiconductor Corp.
发明人：ゴードン，アール．クラーク， , デイヴィッド，エイチ．ハリス， , スティーブン，ディー．ホランド，
IPC分类号： G06F13/36 , G06F3/06 , G06F13/00 , G06F13/38 , G06F13/40 , H05K1/00
CPC分类号： G06F3/0607 , G06F3/0661 , G06F3/0676 , G06F13/4027
摘要：大容量記憶装置マザーボード又はセカンダリボードは、ブリッジ回路を含む。そのブリッジ回路は、大容量記憶装置からの信号をＵＳＢ信号に変換する。ブリッジ回路は、ＡＴＡ／ＡＴＡＰＩ信号をＵＳＢ信号に変換するチップによって提供され得る。
【選択図】図３

7. 发明专利

JP2002008376A SYNCHRONOUS BURST MEMORY 失效
公开(公告)号：JP2002008376A
公开(公告)日：2002-01-11
申请号：JP2001133392
申请日：2001-03-26
申请人： CYPRESS SEMICONDUCTOR CORP
发明人： ARCOLEO MATHEW R , MANAPAT RAJESH , HARMEL SCOTT
IPC分类号： G11C11/407 , G06F12/02 , G11C7/10 , G11C11/401
摘要： PROBLEM TO BE SOLVED: To provide a method of a random access memory device and/or to provide a synchronous random access memory device having burst transfer capability in architecture, in detail. SOLUTION: This device is provided with a memory array and a burst sequence generator. The memory array can be formed so as to store data. The burst sequence generator can be formed so as to generate burst sequence responding to address information received by the device. The burst sequence can be formed so as to discriminate plural positions for storing data in the memory array. The device can accommodate the maximum operation current of 50 mA and/or the maximum standby current of approximately 25 μA.

8. 发明专利

JPH11345489A RANDOM ACCESS MEMORY AND METHOD FOR WRITING TO AND READING FROM THE SAME 失效
公开(公告)号：JPH11345489A
公开(公告)日：1999-12-14
申请号：JP6439099
申请日：1999-03-11
申请人： CYPRESS SEMICONDUCTOR CORP
发明人： MATTHEW R AAKOREO , KYASAARU G FERRAN , ASHISH PANCORY , SIMON J ROVETT
IPC分类号： G11C11/41 , G11C8/16 , G11C11/413
摘要： PROBLEM TO BE SOLVED: To improve processing power of data by constituting a control signal so as to control data transfer operation of a write port and/or a read port in response to either one of respective two logic levels of both of rise transitions risen and fall, or read/write control signals, storing the data in arbitrary address and retrieving them. SOLUTION: A RAM architecture constitutes a synchronous pipe line burst static RAM provided with both of an input port and an output port. A first random access memory array receives the data of a first data write-in register, and similarly receives the data of all write-in registers, and a data output is controlled by rise and fall edges of a positive input clock. A data read-out register stores the data transferred from the random access memory array in response to the first transition of the read-out/write-in control signal.

9. 发明专利

JPH11328976A CIRCUIT AND METHOD FOR EXECUTING SINGLE CYCLE READING/ WRITING AND RANDOM ACCESS MEMORY FOR EXECUTING THIS METHOD BY HAVING THIS CIRCUIT 失效
公开(公告)号：JPH11328976A
公开(公告)日：1999-11-30
申请号：JP7323999
申请日：1999-03-18
申请人： CYPRESS SEMICONDUCTOR CORP
发明人： ASHISH PANCORY , KYASAARU G FERRAN , SIMON J ROVETT
IPC分类号： G11C11/413 , G11C7/10 , G11C8/18 , G11C11/407 , G11C11/408
摘要： PROBLEM TO BE SOLVED: To enable the reading from a random access memory and writing to this memory at the same clock cycle by generating first and second period signal transitions within a single period signal cycle. SOLUTION: The random access memory 30 and the circuit for reading the data from the first random address and writing the data into the second random address of a random access memory array are disposed. An address input bus 10 has an input buffer 24 constituted so as to receive random address information from an address buss and to supply the random address information to a register and/or a delay element 34 disposed between an input buffer 24 and a register 14. A delay element 34 may be composed to set up and hold the address information in a time node 36 sufficient for storing or latching the address information by putting the register into an enable state.

10. 发明专利

JPH11328975A RANDOM ACCESS MEMORY HAVING READING/WRITING ADDRESS AS WELL AS METHOD FOR WRITING TO THIS MEMORY AND READING FROM THIS MEMORY 失效
公开(公告)号：JPH11328975A
公开(公告)日：1999-11-30
申请号：JP6651499
申请日：1999-03-12
申请人： CYPRESS SEMICONDUCTOR CORP
发明人： MATTHEW R AAKOREO , KYASAARU G FERRAN , ASHISH PANCORY , SIMON J ROVETT
IPC分类号： G11C11/413 , G11C7/00 , G11C7/10 , G11C8/18 , G11C11/417
摘要： PROBLEM TO BE SOLVED: To increase data throughput by making the second transition of a period signal complementary with the first transition of the period signal. SOLUTION: This random access memory has a data output bus of an m-bit width, first and second 3 state output buffers 10, 12 and output registers 20, 22 and 24 of first, second and third m-bit widths. The first and second registers respectively store the data of m-bit from the output registers in response with the first period signal transition or level. The third output register stores the data of m-bit from the first output register in response with the second complementary period signal transition or level. The first 3 state output buffer is permitted to supply the date to the output data bus from the third output register by the third period signal transition or level. Similarly, the second 3 state output buffer executes the data supply in response with the fourth period signal transition or level.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式