专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明专利

JP3657580B2 Step-by-step 0 data detection mute circuit 有权
公开(公告)号：JP3657580B2
公开(公告)日：2005-06-08
申请号：JP2002206869
申请日：2002-07-16
申请人：株式会社東芝
发明人：俊一小田 , 満永田 , 浩之江口
IPC分类号： H03M1/08 , H03F1/00 , H03M1/66 , H03M3/00 , H03M3/04 , H03M7/32
CPC分类号： H03M3/346 , H03M3/50

82. 发明专利

JP2003283338A D/a converter 有权
标题翻译： D / A转换器
公开(公告)号：JP2003283338A
公开(公告)日：2003-10-03
申请号：JP2002084004
申请日：2002-03-25
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： OKI MASAJI
IPC分类号： H03K5/26 , H03M3/02 , H03M3/04
CPC分类号： H03M3/50 , H03M3/346 , H03M3/506
摘要： PROBLEM TO BE SOLVED: To provide a D/A converter, which switches an input sampling frequency by itself to reduce the load of a control means equipped externally.
SOLUTION: The D/A converter is equipped with a fs detecting means 8 for detecting a sampling frequency fs of digital data using a sampling clock LRCK and a master clock xfso, an over-sampling digital filter 3 for conducting over-sampling for digital data based on an input sampling frequency fs, a fs change detecting means 9 for detecting changes in the input sampling frequency fs, and a mute control means 7 for muting data to be D/A converted based on the detected result by the fs change detecting means 9.
COPYRIGHT: (C)2004,JPO
摘要翻译：要解决的问题：提供一种D / A转换器，其自身切换输入采样频率以减少外部配备的控制装置的负载。解决方案：D / A转换器配备有fs检测装置8，用于使用采样时钟LRCK和主时钟xfso检测数字数据的采样频率fs，用于进行过采样的过采样数字滤波器3 用于基于输入采样频率fs的数字数据，用于检测输入采样频率fs的变化的fs变化检测装置9以及用于根据fs的检测结果使数据变为D / A转换的静音控制装置7 变更检测装置9.版权所有（C）2004，JPO

83. 发明专利

ZA8501979B SWITCHED CAPACITANCE FEEDBACK CONTROL CIRCUIT 未知
公开(公告)号：ZA8501979B
公开(公告)日：1985-11-27
申请号：ZA8501979
申请日：1985-03-15
申请人： INT STANDARD ELECTRIC CORP
发明人： RABAEY DIRK HERMAN LUTGARDIS C
IPC分类号： H03M3/02 , H03M7/32 , H03K
CPC分类号： H03M3/346 , H03M3/374 , H03M3/43 , H03M3/438

84. 发明专利

JP2015019349A 信号変調回路有权
标题翻译：信号调制电路
公开(公告)号：JP2015019349A
公开(公告)日：2015-01-29
申请号：JP2014009841
申请日：2014-01-22
申请人：オンキヨー株式会社 , Onkyo Corp
发明人： NAKANISHI YOSHINORI , KAWAGUCHI TAKESHI , SEKIYA MAMORU
IPC分类号： H03M3/02
CPC分类号： H03M3/37 , G11B20/10009 , G11B2020/00065 , H03M3/30 , H03M3/346 , H03M3/348 , H03M3/424 , H04R3/00
摘要：【課題】出力の状態をリアルタイムで補正することができるとともに、確実に入力信号を変調して出力することができる変調回路を提供する。【解決手段】信号変調回路は、減算器16と、積分器20と、チョッパ回路22と、分周器24と、D型フリップフロップ26を備える。シグマデルタ変調回路の遅延回路を帰還回路に設けず、D型フリップフロップ26で遅延させて量子化する。チョッパ回路22によりクロック信号に同期したタイミングでゼロレベルを挿入して、パルス密度変調を行う。【選択図】図2
摘要翻译：要解决的问题：提供一种实时校正输出状态并可靠地调制并输出输入信号的调制电路。解决方案：信号调制电路包括减法器16，积分器20，斩波电路22，分频器 24和D触发器26.Σ-Δ调制电路的延迟电路不设置在反馈电路中，而D触发器26提供延迟和量化。斩波电路22在与时钟信号同步的定时插入零电平以执行脉冲密度调制。

85. 发明专利

JP2012049777A Sound output device 审中-公开
标题翻译：声音输出设备
公开(公告)号：JP2012049777A
公开(公告)日：2012-03-08
申请号：JP2010189349
申请日：2010-08-26
申请人： Rohm Co Ltd , ローム株式会社
发明人： YOKOYAMA YASUTOMO
IPC分类号： H03M3/02 , H03M7/32
CPC分类号： H04R3/02 , G11B2020/00065 , H03M3/346 , H03M3/454
摘要： PROBLEM TO BE SOLVED: To provide a sound output device capable of preventing noise and improving an S/N ratio even if a signal disappears in the middle of sound signal input and even if a sound signal input state and a non-signal state are repeated.SOLUTION: Multipliers 27, 35, 41, 49 and 55 are arranged on an input side of respective delay units 28, 34, 42, 48 and 56. The multipliers 27, 35, 41, 49 and 55 multiply respective addition outputs from respective adders 26, 33, 40, 47 and 54 by a multiplication coefficient supplied from a coefficient counter 22. When a digital sound signal is not inputted to a ΔΣ modulator, a counter control circuit stepwise makes the output of the coefficient counter 22 become zero at a prescribed time interval.
摘要翻译：要解决的问题：即使在声音信号输入中间信号消失，即使声音信号输入状态和非信号也能够提供能够防止噪声和提高S / N比的声音输出装置状态重复。乘法器27,35,41,49和55被布置在相应的延迟单元28,34,42,48和56的输入侧上。乘法器27,35,41,49和55乘以相应的相加输出来自各个加法器26,33,40,47和54的乘法系数由系数计数器22提供。当数字声音信号未输入到ΔΣ调制器时，逐步使计数器控制电路使系数计数器22的输出变为以规定的时间间隔为零。版权所有（C）2012，JPO＆INPIT

86. 发明专利

JP3677181B2 Variable resistor circuit and d / a converter 有权
公开(公告)号：JP3677181B2
公开(公告)日：2005-07-27
申请号：JP25192399
申请日：1999-09-06
申请人：株式会社東芝
发明人：満永田
IPC分类号： H03M1/08 , H01C10/06 , H01C13/00 , H03M1/66 , H03M3/02 , H03M3/04
CPC分类号： H03M3/346 , H03M3/502

87. 发明专利

JP2004201185A Audio amplifier 有权
公开(公告)号：JP2004201185A
公开(公告)日：2004-07-15
申请号：JP2002369703
申请日：2002-12-20
申请人： Sony Corp , ソニー株式会社
发明人： OGURI KAZUATSU , MASUDA TOSHIHIKO
IPC分类号： H03F1/26 , H03F3/181 , H03F3/217 , H03G3/34 , H03M3/04
CPC分类号： H03F3/2175 , H03F3/181 , H03F2200/331 , H03G3/34 , H03M3/328 , H03M3/346 , H03M3/506
摘要： PROBLEM TO BE SOLVED: To suppress noise at muting, in an audio amplifier having a class-D power amplifier.
SOLUTION: The amplifier comprises a sampling rate converter 23, which converts the sampling rate of a digital audio signal S11 into a digital audio signal S23, and a ΔΣ modulation circuit 14 which carries out requantization of the digital audio signal S23 to a digital audio signal S14 with a little number of bits. It also comprises a PWM (Pulse Width Modulation) modulation circuit 15, which converts the digital audio signal S14 into a PWM signal S15, a class D power amplifier 16 to which the PWM signal S15 is supplied, a dither signal formation circuit 18 which superimposes a dither signal SDI to the digital audio signal S23, and a circuit 19 which forms a muting signal SDET. When muting, the muting signal SDET stops input of the sampling rate converter 23.
COPYRIGHT: (C)2004,JPO&NCIPI

88. 发明专利

JP2004056180A Stepwise zero data detection mute circuit 有权
公开(公告)号：JP2004056180A
公开(公告)日：2004-02-19
申请号：JP2002206869
申请日：2002-07-16
申请人： Toshiba Corp , 株式会社東芝
发明人： ODA SHUNICHI , NAGATA MITSURU , EGUCHI HIROYUKI
IPC分类号： H03M1/08 , H03F1/00 , H03M1/66 , H03M3/00 , H03M3/04 , H03M7/32
CPC分类号： H03M3/346 , H03M3/50
摘要： PROBLEM TO BE SOLVED: To provide a stepwise 0-data detection mute circuit that can increase the step number of a feedback resistance to thereby reduce pop noise at mute by having only to slightly increase the feedback resistance.
SOLUTION: The muting circuit is provided with resistors 0.47r, 0.53r, r/7, 4r/21, 4r/15, 2r/5, 2r/3 and the feedback resistance is stepwise decreased by analog switches controlled by control signals SL1 to SL7 to equivalently increase the number of steps of the feedback resistances without much increasing the actual number of steps of the feedback resistance thereby changing the feedback resistance in the unit of r/8.
COPYRIGHT: (C)2004,JPO

89. 发明专利

TW200726097A 三角積分數位轉換器 DELTA-SIGMA DAC 审中-公开
简体标题：三角积分数码转换器 DELTA-SIGMA DAC
公开(公告)号：TW200726097A
公开(公告)日：2007-07-01
申请号：TW095148444
申请日：2006-12-22
申请人：聯發科技股份有限公司 MEDIATEK INC.
发明人： 維軒 WEI-HSUAN TU , 徐哲祥 TSE-HSIANG HSU
IPC分类号： H03M
CPC分类号： H03M3/346 , H03M3/376 , H03M3/502 , H03M3/504
摘要：本發明提出一種三角積分數位轉換器。其中,一內插器對一n位元數位訊號進行過採樣以產生一n位元的過採樣訊號。一三角積分調變器將該n位元的過採樣訊號進行整形以產生一整形數位訊號。一有限脈衝響應濾波器過濾該整形數位訊號以產生一類比音源訊號。一類比濾波器放大該類比音源訊號以產生一可聽聲響。當該三角積分數位轉換器啓動時,引發一靜音訊號使該類比濾波器關閉,藉此避免輸出該可聽聲響。當該整形數位訊號為一零序列時,該靜音訊號關閉,而該類比濾波器隨之啓動並開始輸出該可聽聲響。
简体摘要：本发明提出一种三角积分数码转换器。其中,一内插器对一n比特数码信号进行过采样以产生一n比特的过采样信号。一三角积分调制器将该n比特的过采样信号进行整形以产生一整形数码信号。一有限脉冲响应滤波器过滤该整形数码信号以产生一模拟音源信号。一模拟滤波器放大该模拟音源信号以产生一可听声响。当该三角积分数码转换器启动时,引发一静音频号使该模拟滤波器关闭,借此避免输出该可听声响。当该整形数码信号为一零串行时,该静音频号关闭,而该模拟滤波器随之启动并开始输出该可听声响。

90. 发明专利

TWI355807B 用以將單一位元串流轉換成類比輸出訊號之數位類比轉換器及其轉換方法 DIGITAL-TO-ANALOG CONVERTER FOR CONVERTING 1-BIT STREAM INTO ANALOG OUTPUT SIGNAL AND RELATED CONVERTING METHOD 有权
简体标题：用以将单一比特串流转换成模拟输出信号之数码模拟转换器及其转换方法 DIGITAL-TO-ANALOG CONVERTER FOR CONVERTING 1-BIT STREAM INTO ANALOG OUTPUT SIGNAL AND RELATED CONVERTING METHOD
公开(公告)号：TWI355807B
公开(公告)日：2012-01-01
申请号：TW097123909
申请日：2008-06-26
申请人：瑞昱半導體股份有限公司
发明人：林韋君 , 杜益昌
IPC分类号： H03M
CPC分类号： H03M3/346 , H03M1/1215 , H03M3/30 , H03M3/358 , H03M3/376 , H03M3/50 , H03M7/3004
摘要：本發明係提供一種用以將一單一位元串流(1－bit stream)轉換成一類比輸出訊號之數位類比轉換器，該數位類比轉換器包含有一儲存單元、一N位元編碼器、一多工器、一低通濾波器以及一數位類比轉換電路。該儲存單元係用來儲存該單一位元串流；該N位元編碼器係用來編碼該單一位元串流以產生一N位元串流；該多工器係依據一選擇訊號以選擇性地輸出該N位元串流或是一純零訊號以作為一輸出訊號；該低通濾波器係用來依據該輸出訊號以產生一濾波後輸出訊號；以及該數位類比轉換電路係用以依據該濾波後輸出訊號產生該類比輸出訊號。
简体摘要：本发明系提供一种用以将一单一比特串流(1－bit stream)转换成一模拟输出信号之数码模拟转换器，该数码模拟转换器包含有一存储单元、一N比特编码器、一多任务器、一低通滤波器以及一数码模拟转换电路。该存储单元系用来存储该单一比特串流；该N比特编码器系用来编码该单一比特串流以产生一N比特串流；该多任务器系依据一选择信号以选择性地输出该N比特串流或是一纯零信号以作为一输出信号；该低通滤波器系用来依据该输出信号以产生一滤波后输出信号；以及该数码模拟转换电路系用以依据该滤波后输出信号产生该模拟输出信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式