会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 81. 发明公开
    • 광 디스크 기록 및 재생장치의 인터페이스 장치
    • 一种光盘记录和再现装置的接口装置
    • KR1019990056012A
    • 1999-07-15
    • KR1019970075988
    • 1997-12-29
    • 삼성전자주식회사
    • 김기홍
    • G11B20/16
    • 가. 청구범위에 기재된 발명이 속한 기술분야
      본 발명은 광 디스크 기록 및 재생장치의 인터페이스 장치에 관한 것이다.
      나. 발명이 해결하려고 하는 기술적 과제
      광 디스크 기록 및 재생장치의 데이타 처리장치와 아타피간을 인터페이스하는 장치를 제공한다.
      다. 발명의 해결방법의 요지
      버퍼와, 광 디스크 기록 및 재생장치를 전반적으로 제어하는 마이컴으로부터 리저브드 데이타를 입력받아 래치하는 리저브드 데이타 래치부와, 상기 마이컴이 제공하는 디스크 위치 데이타를 입력받아 초기 디스크 위치 데이타로서 세트하고, 상기 버퍼를 통해 아타피로부터 데이타가 제공되기 시작하면 상기 초기 디스크 위치 데이타를 출력하고, 그 후부터는 데이타의 섹터단위로 상기 초기 디스크 위치 데이타를 참조하여 다음 디스크 위치 데이타를 생성하며, 데이타 처리장치가 재생데이타를 제공하면 그 재생데이타에서 디스크 위치 데이타를 추출하는 디스크 위치 데이타 생성/추출부와, 상기 디스크 위치 데이타 생성/추출부가 출력하는 디스크 위치 데이타에 대한 제1패리티를 생성하는 제1에러검출 및 정정부와, 상기 버퍼를 통해 아타피가 제 공하는 메인 데이타를 스크램블하며, 상기 데이타 처리장치가 제공하는 재생 데이타중에서 메인 데이타에 대해서만 디스크램블하는 스크램블/디스크램블부와, 상기 버퍼를 통해 아타피로부터 데이타가 제공되기 시작하면 상기 디스크 위치 데이타 생성부의 출력에 대한 제2패리티를 생성하고, 그후에 상기 제1패리티에 대한 제2패리티를 생성하고, 그후에 상기 리저브드 데이타 래치부의 출력에 대한 제2패리티를 생성하고, 그후에 상기 버퍼로부터의 메인 데이타에 대한 제2패리티를 생성하고, 그후에 상기 제2패리티를 출력하며, 상기 데이타 처리장치가 재생 데이타를 제공하는 중에, 상기 재생데이타에서 제2패리티를 검출하고, 그 제2패리티를 참조하여 메인 데이타만 디스크램블되어진 재생데이타에 대해 에러검출 및 정정하는 제2에러검출 및 정� �부와, 상기 디스크 위치 데이타 생성부의 출력과 상기 제1패리티와 상기 리저브드 데이타 래치부의 출력과 상기 스크램블된 메인 데이타와 상기 제2패리티를 입력받아 선택신호에 따라 상기 스크램블된 메인데이타만을 출력하거나, 상기 디스크 위치 데이타 생성부의 출력과 상기 제1패리티와 상기 리저브드 데이타 래치부의 출력과 상기 스크램블된 메인 데이타와 상기 제2패리티를 출력을 먹싱하여 출력하는 멀티플렉서와, 상기 메인 데이타만 디스크램블된 재생 데이타를 입력받아 리저브드 데이타와 디스크램블된 메인 데이타를 추출하여 상기 버퍼를 통해 아타피로 출력하는 데이타 추출부와, 상기 마이컴의 제어에 따라 상기 선택신호를 생성하며, 상기 각부의 타이밍을 제어하는 제어부를 구비하는 것을 특징으로 한다.
      라. 발명의 중요한 용도
      광 디스크 기록 및 재생장치에 사용된다.
    • 82. 发明公开
    • 격리게이트들이 독립적으로 동작되는 반도체 메모리장치
    • 半导体存储器件,其中隔离门独立操作
    • KR1019990048134A
    • 1999-07-05
    • KR1019970066749
    • 1997-12-08
    • 삼성전자주식회사
    • 김기홍윤세승
    • G11C11/34
    • 다수개의 비트라인쌍들을 구비하는 제1 및 제2 메모리 셀 어레이들, 상기 제1 및 제2 메모리 셀 어레이들에 의해 공유되는 감지 증폭기, 제1 및 제2 등화기들, 제1 및 제2 격리 게이트들, 및 제1 및 제2 격리 게이트 제어기들을 구비하는 반도체 메모리 장치가 개시된다. 제1 및 제2 등화기들은 상기 제1 및 제2 메모리 셀 어레이들에 각각 연결되며 제1 및 제2 등화 신호들에 각각 응답하여 상기 비트라인쌍들을 등화시킨다. 제1 및 제2 격리 게이트들은 상기 제1 및 제2 등화기들과 상기 감지 증폭기 사이에 각각 연결되며 제1 및 제2 격리 게이트 신호들에 각각 응답하여 활성화된다. 제1 및 제2 격리 게이트 제어기들은 상기 제1 및 제2 격리 게이트들에 각각 연결되며 제어 신호와 대응되는 등화 신호에 응답하여 대응되는 격리 게이트들을 제어한다. 외부 제어 신호를 인액티브시키고 상기 제1 및 제2 격리 게이트 신호들을 액티브시키면 상기 감지 증폭기는 상기 제1 및 제2 등화기들에 모두 전기적으로 연결되고, 상기 제어 신호를 액티브시키면 상기 감지 증폭기는 상기 제1 및 제2 격리 게이트 신호들에 응답하여 상기 제1 등화기 또는 제2 등화기에 전기적으로 연결된다.