专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明公开

EP0839408A4 CIRCUIT BOARD INSERTION CIRCUITRY FOR HIGH RELIABILITY BACKPLANES 失效
标题翻译： HOCHZUVERLÄSSIGELEITERPLATTENEINFÜGUNGSSCHALTUNGFÜRRÜCKWANDVERDRAHTUNGEN
公开(公告)号：EP0839408A4
公开(公告)日：1998-08-19
申请号：EP96923666
申请日：1996-07-05
申请人： TRANSWITCH CORP
发明人： BARTHOLOMAY WILLIAM G , PARRELLA EUGENE L , UPP DANIEL C , ICHIBA MIKIO S
IPC分类号： G06F1/18 , G06F3/00 , H03K19/0175 , H03K19/0185 , H03K19/094
CPC分类号： H03K19/018557 , H03K19/09429
摘要： Circuit board insertion circuitry is used in conjunction with a staggered electrical connector (not shown). The insertion circuitry includes an isolated circuit (B1 and M2) which receives a high system voltage upon first stage contact between the card (100) and a high voltage bus (40), and uses that high system voltage to tristate the output of a transceiver (10) on the circuit board (100) prior to second stage contact being made between the transceiver (10) and the backplane data bus (20). Override circuitry (15) for overriding the tristating effects of the isolating circuit is provided such that when the bias circuit (15) which controls the transceiver output is properly powered, the bias circuit will control the transceiver output, and not the isolated circuit. Power fault isolation is also provided by a relatively large resistor (R1) and a Schottky diode (D1).
摘要翻译：电路板插入电路与交错式电连接器（未示出）结合使用。插入电路包括隔离电路（B1和M2），隔离电路在卡（100）和高压总线（40）之间的第一级接触时接收高系统电压，并且使用该高系统电压来使收发器的输出三态（10）与所述底板数据总线（20）之间的第二级接触之前，在所述电路板（100）上安装所述电路板（10）。提供用于超控隔离电路的三态效应的覆盖电路（15），使得当控制收发器输出的偏置电路（15）被适当地加电时，偏置电路将控制收发器输出而不是隔离电路。电源故障隔离还由一个相对较大的电阻（R1）和一个肖特基二极管（D1）提供。

72. 发明公开

EP0264470A1 Verfahren zur digitalen Regelung der Flankensteilheit der Ausgangssignale von Leistungsverstärkern der für einen Computer bestimmten Halbleiterchips mit hochintegrierten Schaltungen 失效
标题翻译：用于高度集成的电路的计算机半导体芯片的特定的功率放大器的输出信号的斜率的数字调节方法。
公开(公告)号：EP0264470A1
公开(公告)日：1988-04-27
申请号：EP86114537.3
申请日：1986-10-21
申请人： International Business Machines Corporation
发明人： Ludwig, Thomas, Dipl.-Ing. , Schettler, Helmut, Dipl.-Ing. , Zuehlke, Rainer, Dr.-Ing. , Wagner, Otto, Dipl.-Ing.
IPC分类号： H03K6/04 , H03G11/08
CPC分类号： H03K6/04 , H03G11/008 , H03K19/018557
摘要： Es wird ein Verfahren zur digitalen Regelung der Flankensteilheit der Ausgangssignale von Leistungsverstärkern und ein zur Durchführung des Verfahrens geeigneter Leistungsverstärker beschrieben. Die Erfassung des Istwertes der Flankensteilheit erfolgt entweder über die Anzahl von Taktimpulsen, die einem Zähler (10) während eines Meßintervalls zugeführt werden, dessen Dauer von der Flankensteilheit abhängig ist. Ein solches Meßintervall wird erzeugt durch Zuführen der Impulse eines Ringoszillators (1), der einen der Leistungsverstärker (2) enthält, zu einem weiteren Zähler (9) bis zu dessen Überlauf. Eine andere Möglichkeit zum Erfassen des Istwertes der Flankensteilheit besteht darin, die Anzahl der Impulse des Ringoszillators (1) während eines Meßintervalls fest vorgegebener Dauer zu zählen. Ist- und Sollwert der Flankensteilheit werden verglichen. Das Vergleichsergebnis ändert den Inhalt eines Links/Rechts- Schieberegisters (19). Seine Parallelausgänge (21) beeinflussen über Steuerleitungen (22) Steuereingänge (23) der Leistungsverstärker, um deren Flankensteilheit durch Zu- oder Abschalten von hinsichtlich ihrer Schaltstrecken parallel geschalteten Ausgangstransistoren zu ändern.
摘要翻译：一种用于数字方式控制功率放大器的输出信号的边缘陡度的方法，以及用于执行所述方法的合适的功率放大器。该检测使用时钟脉冲的任一数，其持续时间依赖于斜率的测量间隔期间所提供的计数器（10）的斜率的实际值的。这种测量间隔由将含有功率放大器（2）到另一个计数器（9）至其溢出中的一个的环形振荡器（1）的脉冲产生的。用于检测所述斜率的实际值的另一种可能性是一个测量间隔固定的预定持续时间期间进行计数环形振荡器（1）的脉冲的数目。斜率的实际和期望的值进行比较。该比较结果改变一个左/右移位寄存器（19）的内容。其并行输出（21）上的控制线的功率放大器（22）的控制输入（23）影响通过接通或关断的改变转换速率并联连接相对于它们的切换路径的输出晶体管。

73. 发明专利

SE7503528A 未知
公开(公告)号：SE7503528A
公开(公告)日：1975-10-09
申请号：SE7503528
申请日：1975-03-26
申请人： SIEMENS AG
发明人： DROSCHER W , WINTER K , MEIER W
IPC分类号： H04L25/03 , G05F1/46 , H03K19/0175 , H03K19/018 , H03K19/0185 , H02J1/00
CPC分类号： H03K19/017509 , H03K19/018507 , H03K19/018557

74. 发明申请

WO2016059957A1 送信装置および通信システム审中-公开
标题翻译：传输装置和通信系统
公开(公告)号：WO2016059957A1
公开(公告)日：2016-04-21
申请号：PCT/JP2015/077071
申请日：2015-09-25
申请人：ソニー株式会社
发明人：大輪　宙
IPC分类号： H04L25/02 , H03K19/0175 , H04L25/49
CPC分类号： H04L25/493 , H03K19/017509 , H03K19/018557 , H04L25/02 , H04L25/028 , H04L25/49 , H04L25/4917
摘要：　本開示の送信装置は、３つの第１のドライバ部と、３つの第１のドライバ部にそれぞれ対応して設けられ、それぞれが所定数の信号を含み、互いに異なる３つの第１の制御信号に基づいて、対応する第１のドライバ部をそれぞれ駆動する３つの第１のプリドライバ部と、所定数の信号を含む第２の制御信号に基づいて動作する第２のプリドライバ部と、３つの第１の制御信号および第２の制御信号に含まれる複数の信号のうちの遷移する信号の数が、遷移タイミング間で同じになるように、第２の制御信号に含まれる所定数の信号の遷移を制御する制御部とを備える。
摘要翻译：本公开的发送装置包括：三个第一驱动器单元; 三个第一预驱动器单元，其与三个第一驱动器单元中的相应驱动器单元相关联，并且基于三个相互不同的第一控制信号驱动相应的相关联的第一驱动器单元，每个第一控制信号包括相应的预定数量的信号; 第二预驱动器单元，其基于包括预定数量的信号的第二控制信号进行操作; 以及控制单元，其控制包括在第二控制信号中的预定数量的信号的转变，使得包括在三个第一控制信号中的信号中的那些信号和在转换的第二控制信号中的转换的数量在转换之间是相同的时序。

75. 发明申请

WO2015062261A1 根据从设备的上拉电压调整总线上拉电压的电路及其方法审中-公开
公开(公告)号：WO2015062261A1
公开(公告)日：2015-05-07
申请号：PCT/CN2014/078370
申请日：2014-05-26
申请人：华为技术有限公司
发明人：程龙飞 , 朱少佞 , 丁福波 , 翟小兵 , 徐波 , 方斌华
IPC分类号： H03H7/40
CPC分类号： H03K19/018557
摘要：提供一种根据从设备的上拉电压调整总线上拉电压的电路及其方法。该电路包括总线、分压单元、比较器、锁存器以及阻抗单元，其中：分压单元对第一电源输出的电压进行分压，以获取分压电压；比较器的第一输入端接收分压电压，比较器的第二输入端通过总线接收从设备的上拉电压，比较器的输出端输出比较结果；锁存器的第一输入端接收比较结果，锁存器的第二输入端接收一触发信号，锁存器的输出端输出控制信号控制阻抗单元接入总线的上拉电阻的阻值，使得总线的上拉电阻形成的上拉电压与从设备的上拉电压相等，实现电压匹配。通过上述方式，能够根据从设备的工作电压，自动增加总线上的上拉电压，从而实现电压匹配。

76. 发明申请

WO2014130327A1 CONFIGURABLE SINGLE-ENDED DRIVER 审中-公开
标题翻译：可配置单端驱动器
公开(公告)号：WO2014130327A1
公开(公告)日：2014-08-28
申请号：PCT/US2014/016091
申请日：2014-02-12
申请人： SILICON IMAGE, INC.
发明人： GONDI, Srikanth , ISAAC, Roger
IPC分类号： G11C11/406 , G11C11/4096
CPC分类号： H03K19/00 , G11C7/1057 , H03K19/018521 , H03K19/018557
摘要： Embodiments of the invention are generally directed to a configurable single- ended driver. An embodiment of an apparatus includes an interface with a channel; and a single-ended driver to drive a signal on the channel, wherein the driver includes a mechanism to configure a termination resistance of the driver, configure a voltage swing of the driver, and configure a signal response of the driver.
摘要翻译：本发明的实施例通常涉及可配置的单端驱动器。装置的实施例包括具有通道的接口; 以及用于驱动所述通道上的信号的单端驱动器，其中所述驱动器包括用于配置所述驱动器的终端电阻的机构，配置所述驱动器的电压摆幅，以及配置所述驱动器的信号响应。

77. 发明申请

WO2014125938A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2014125938A1
公开(公告)日：2014-08-21
申请号：PCT/JP2014/052207
申请日：2014-01-31
申请人：ピーエスフォールクスコエスエイアールエル , 桑原俊二 , 藤澤宏樹
发明人：桑原　俊二 , 藤澤　宏樹
IPC分类号： H03K19/0175
CPC分类号： H03K19/018585 , H03K19/018557
摘要：【課題】パッケージ内での配線間のクロストークの影響を受けつつも、出力データのシグナルインテグリティを良好に保つ。【解決手段】第１の電源端子と、データ入出力端子１４と、第１の電源端子及びデータ入出力端子１４の間に互いに並列に接続され、其々が出力信号Ｐ０に対応してデータ入出力端子１４をドライブする複数のＰ出力ユニット５４Ｐ１～５４Ｐ４と、第１の電源端子及びデータ入出力端子１４の間に互いに並列に接続され、其々が出力信号Ｐ１に対応してデータ入出力端子１４をドライブする複数のＰ出力ユニット５４Ｐ５，５４Ｐ６と、プルアップ側データ信号ＤＡＴＡ＿Ｐに対応して出力信号Ｐ０，Ｐ１を出力するプルアップ側出力回路４１Ｐとを備え、プルアップ側出力回路４１Ｐは、出力信号Ｐ０，Ｐ１を互いに異なるタイミングで出力することを特徴とする。
摘要翻译： [问题]为了期望确保输出数据的信号完整性，即使在受包装内的布线之间的串扰的影响的情况下。 [解决方案]提供一种半导体器件，包括：第一电源端子; 数据I / O端子（14）; 在第一电源端子和数据I / O端子（14）之间并联连接的多个P输出单元（54P1-54P4），并分别驱动数据I / O端子（14）响应于输出信号（P0）; 在第一电源端子和数据I / O端子（14）之间并联连接的多个P输出单元（54P5,5P6），分别驱动数据I / O端子（14），响应于输出信号（P1）; 以及响应于上拉侧数据信号（DATA_P）输出输出信号（P0，P1）的上拉侧输出电路（41P）。上拉侧输出电路（41P）以相互不同的定时输出输出信号（P0，P1）。

78. 发明申请

WO2013020116A1 BALANCED SINGLE-ENDED IMPEDANCE CONTROL 审中-公开
标题翻译：平衡单端阻抗控制
公开(公告)号：WO2013020116A1
公开(公告)日：2013-02-07
申请号：PCT/US2012/049657
申请日：2012-08-03
申请人： QUALCOMM Incorporated , LI, Miao , DANG, Vannam , KONG, Xiaohua
发明人： LI, Miao , DANG, Vannam , KONG, Xiaohua
IPC分类号： H03K19/0185 , H04L25/02
CPC分类号： H03K19/018557 , H04L25/0278
摘要： A balanced single-end impedance control system is disclosed. In a particular embodiment, the circuit includes a first transistor coupled to a first output terminal and a second transistor coupled to a second output terminal. The circuit also includes a third transistor and a fourth transistor, where device characteristics of the third transistor substantially match device characteristics of the first transistor and device characteristics of the fourth transistor substantially match device characteristics of the second transistor. The circuit further includes a first control path and a second control path. The first path is coupled to the third transistor and provides a first rail voltage to control a first gate control voltage of the first transistor. The second control path is coupled to the fourth transistor and provides a second rail voltage to control a second gate control voltage of the second transistor. The impedances of the first and second transistors may be controlled by the first gate control voltage and the second gate control voltage respectively.
摘要翻译：公开了一种平衡的单端阻抗控制系统。在特定实施例中，电路包括耦合到第一输出端的第一晶体管和耦合到第二输出端的第二晶体管。电路还包括第三晶体管和第四晶体管，其中第三晶体管的器件特性基本上与第一晶体管的器件特性匹配，并且第四晶体管的器件特性基本上与第二晶体管的器件特性相匹配。电路还包括第一控制路径和第二控制路径。第一路径耦合到第三晶体管，并提供第一轨电压以控制第一晶体管的第一栅控制电压。第二控制路径耦合到第四晶体管，并提供第二导轨电压以控制第二晶体管的第二栅极控制电压。第一和第二晶体管的阻抗可以分别由第一栅极控制电压和第二栅极控制电压控制。

79. 发明申请

WO2013003231A2 SINGLE-ENDED CONFIGURABLE MULTI-MODE DRIVER 审中-公开
标题翻译：单端可配置多模式驱动程序
公开(公告)号：WO2013003231A2
公开(公告)日：2013-01-03
申请号：PCT/US2012043770
申请日：2012-06-22
申请人： SILICON IMAGE INC , GONDI SRIKANTH , ISAAC ROGER , RUBERG ALAN
发明人： GONDI SRIKANTH , ISAAC ROGER , RUBERG ALAN
CPC分类号： H03K19/0005 , H03K3/012 , H03K19/018557 , H03K19/018571 , H04L12/12 , H04L25/0278 , H04L25/028
摘要： Embodiments of the invention are generally directed to a single-ended configurable multi-mode driver. An embodiment of an apparatus includes an input to receive an input signal, an output to transmit a driven signal generated from the input signal on a communication channel, a mechanism for independently configuring a termination resistance of the driver apparatus, and a mechanism for independently configuring a voltage swing of the driven signal without modifying a supply voltage for the apparatus.
摘要翻译：本发明的实施例通常针对单端可配置多模式驱动器。装置的实施例包括：用于接收输入信号的输入;用于在通信信道上发送从输入信号产生的驱动信号的输出;用于独立配置驱动器装置的终端电阻的机构;以及用于独立配置驱动信号的电压摆动而不改变设备的电源电压。

80. 发明公开

EP4400900A2 CIRCUITS AND METHODS FOR WEARABLE DEVICE CHARGING AND WIRED CONTROL 审中-公开
公开(公告)号：EP4400900A2
公开(公告)日：2024-07-17
申请号：EP24176884.5
申请日：2017-10-12
申请人： Snap Inc.
发明人： STEGER, Stephen Andrew , PATTON, Russell Douglas , RODRIGUEZ II, Jonathan M.
IPC分类号： G02C11/00
CPC分类号： H02J7/0034 , H04B3/548 , H04B3/56 , H04B2203/545420130101 , G02C5/146 , G02C11/10 , H03K19/018557 , H02J7/00034
摘要： Methods and devices for wired charging and communication with a wearable device are described. In one embodiment, a symmetrical contact interface comprises a first contact pad and a second contact pad, and particular wired circuitry is coupled to the first and second contact pad to enable charging as well as receive and transmit communications via the contact pads as part of various device states.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式