专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明专利

TWI231569B 半導體元件 SEMICONDUCTOR DEVICE 失效
简体标题：半导体组件 SEMICONDUCTOR DEVICE
公开(公告)号：TWI231569B
公开(公告)日：2005-04-21
申请号：TW092112877
申请日：2003-05-13
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：秋山直人 NAOTO AKIYAMA
IPC分类号： H01L
CPC分类号： H01L28/10 , H01L21/76838 , H01L23/5227 , H01L23/53223 , H01L27/08 , H01L2924/0002 , H01L2924/00
摘要：根據本發明之半導體元件具有形成在相同基板上之大型積體(LSI)電路和電感組件，其具有形成在基板上之層間絕緣膜，形成在該層間絕緣膜上且當作大型積體電路內部導線之第一層狀導線層，及形成在該層間絕緣膜上且構成電感組件之第二層狀導線層，其中該第一和第二層狀導線層彼此相異，而且沒有一與鋁合金層接觸之鈦層存在在該第二層狀導線層。
简体摘要：根据本发明之半导体组件具有形成在相同基板上之大型积体(LSI)电路和电感组件，其具有形成在基板上之层间绝缘膜，形成在该层间绝缘膜上且当作大型集成电路内部导线之第一层状导线层，及形成在该层间绝缘膜上且构成电感组件之第二层状导线层，其中该第一和第二层状导线层彼此相异，而且没有一与铝合金层接触之钛层存在在该第二层状导线层。

72. 发明专利

TWI231149B 藉由外部模組收集行動通信端末裝置的內部資訊之系統 COLLECTION OF INTERNAL INFORMATION OF A MOBILE COMMUNICATION TERMINAL BY AN EXTERNAL MODULE 失效
简体标题：借由外部模块收集行动通信端末设备的内部信息之系统 COLLECTION OF INTERNAL INFORMATION OF A MOBILE COMMUNICATION TERMINAL BY AN EXTERNAL MODULE
公开(公告)号：TWI231149B
公开(公告)日：2005-04-11
申请号：TW092121097
申请日：2003-08-01
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：東博之 HIROYUKI AZUMA
IPC分类号： H04Q
CPC分类号： H04M1/72519 , H04M1/24 , H04M2250/14
摘要：一種外部模組及行動通信終端，用以促進行動通信終端之內部狀態的收集。當此行動通信終端在使用中，此外部模組被安裝在行動通信終端，包含：內部資訊收集單元，用以和此行動通信終端通訊來收集關於行動通信終端之上述內部狀態的資訊；以及記憶體用以儲存已經被內部資訊收集單元收集之資訊。此行動通信終端具有一內部狀態資訊取得單元用以取得行動通信終端的內部狀態資訊，並且提供此內部狀態資訊至外部模組。
简体摘要：一种外部模块及行动通信终端，用以促进行动通信终端之内部状态的收集。当此行动通信终端在使用中，此外部模块被安装在行动通信终端，包含：内部信息收集单元，用以和此行动通信终端通信来收集关于行动通信终端之上述内部状态的信息；以及内存用以存储已经被内部信息收集单元收集之信息。此行动通信终端具有一内部状态信息取得单元用以取得行动通信终端的内部状态信息，并且提供此内部状态信息至外部模块。

73. 发明专利

TWI231092B 用以在整個運算範圍實現高轉換速率之設有自行控制電路的運算放大器 OPERATIONAL AMPLIFIER WITH SELF CONTROL CIRCUIT FOR REALIZING HIGH SLEW RATE THROUGHOUT FULL OPERATING RANGE 失效
简体标题：用以在整个运算范围实现高转换速率之设有自行控制电路的运算放大器 OPERATIONAL AMPLIFIER WITH SELF CONTROL CIRCUIT FOR REALIZING HIGH SLEW RATE THROUGHOUT FULL OPERATING RANGE
公开(公告)号：TWI231092B
公开(公告)日：2005-04-11
申请号：TW092127013
申请日：2003-09-30
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：三浦信 MIURA, MAKOTO
IPC分类号： H03F
CPC分类号： H03F3/303 , H03F2203/45454 , H03F2203/45466 , H03F2203/45471
摘要：一運算放大器，包含：差動輸入級，可輸入全運算範圍訊號；電流源電路，用以決定差動輸入級之電流值；反相器電路，被提供於輸出級電路的電晶體以及電流源電路之間；驅動級電路和輸出級電路。反相器電路根據輸出訊號電位位準控制電流源電路之電流。透過此結構，可以在整個運算範圍實現高轉換速率。
简体摘要：一运算放大器，包含：差动输入级，可输入全运算范围信号；电流源电路，用以决定差动输入级之电流值；反相器电路，被提供于输出级电路的晶体管以及电流源电路之间；驱动级电路和输出级电路。反相器电路根据输出信号电位位准控制电流源电路之电流。透过此结构，可以在整个运算范围实现高转换速率。

74. 发明专利

TW200511231A 資料記錄裝置、資料記錄方法、及記錄控制程式 DATA RECORDING DEVICE, DATA RECORDING METHOD, AND RECORDING CONTROL PROGRAM 失效
简体标题：数据记录设备、数据记录方法、及记录控制进程 DATA RECORDING DEVICE, DATA RECORDING METHOD, AND RECORDING CONTROL PROGRAM
公开(公告)号：TW200511231A
公开(公告)日：2005-03-16
申请号：TW093123181
申请日：2004-08-03
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：奧山智之 OKUYAMA, TOMOYUKI
IPC分类号： G11B
CPC分类号： H04N9/8042 , H04N5/85 , H04N9/8063 , H04N9/8205
摘要：一種於記錄媒體上記錄一視頻資料及／或音頻資料的記錄裝置，包含：一壓縮－編碼單元，用以將一輸入之資料流壓縮及編碼，將一可變資料區塊分層化(hierarchizing)，及將複數之已產生的下層資料區塊編塊(blocking)成為上層資料區塊；一資料區塊暫時儲存單元，用以暫時儲存至少一在該壓縮－編碼單元內產生之上層資料區塊，及包含數量n(n是一給定之自然數)的下層資料區塊；及一控制單元，用來管理產生於該壓縮－編碼單元之上層資料區塊的尺寸，及控制該壓縮－編碼單元，以執行資料區塊的編塊，俾於該上層資料區塊的尺寸未超過該暫時資料儲存單元容量的範圍內，使該上層資料區塊包含複數之下層資料區塊；其中，當由該壓縮－編碼單元接收到一用以指示下層資料區塊之產生已完成的產生完成信號時，若由該壓縮－編碼單元中目前產生之上層資料區塊的開端計算所得之該複數之下層資料區塊的尺寸總計，是等於或大於在資料區塊暫時儲存單元之容量和該複數之下層資料區塊中之最大之下層資料區塊的尺寸間之差值，則該控制單元會送出一終結處理的請求至該壓縮－編碼單元，請求執行一終結處理以決定一剛產生作為最終下層資料區塊的下層資料區塊，該最終下層資料區塊是要包含於正產生中之上層資料區塊中。
简体摘要：一种于记录媒体上记录一视频数据及／或音频数据的记录设备，包含：一压缩－编码单元，用以将一输入之数据流压缩及编码，将一可变数据区块分层化(hierarchizing)，及将复数之已产生的下层数据区块编块(blocking)成为上层数据区块；一数据区块暂时存储单元，用以暂时存储至少一在该压缩－编码单元内产生之上层数据区块，及包含数量n(n是一给定之自然数)的下层数据区块；及一控制单元，用来管理产生于该压缩－编码单元之上层数据区块的尺寸，及控制该压缩－编码单元，以运行数据区块的编块，俾于该上层数据区块的尺寸未超过该暂时数据存储单元容量的范围内，使该上层数据区块包含复数之下层数据区块；其中，当由该压缩－编码单元接收到一用以指示下层数据区块之产生已完成的产生完成信号时，若由该压缩－编码单元中目前产生之上层数据区块的开端计算所得之该复数之下层数据区块的尺寸总计，是等于或大于在数据区块暂时存储单元之容量和该复数之下层数据区块中之最大之下层数据区块的尺寸间之差值，则该控制单元会送出一终结处理的请求至该压缩－编码单元，请求运行一终结处理以决定一刚产生作为最终下层数据区块的下层数据区块，该最终下层数据区块是要包含于正产生中之上层数据区块中。

75. 发明专利

TWI228722B 具有於二個記憶單元中儲存一位元資料之模式的半導體記憶裝置及其控制方法 SEMICONDUCTOR MEMORY DEVICE HAVING MODE STORING ONE BIT DATA IN TWO MEMORY CELLS AND METHOD OF CONTROLLING SAME 失效
简体标题：具有于二个记忆单元中存储一比特数据之模式的半导体记忆设备及其控制方法 SEMICONDUCTOR MEMORY DEVICE HAVING MODE STORING ONE BIT DATA IN TWO MEMORY CELLS AND METHOD OF CONTROLLING SAME
公开(公告)号：TWI228722B
公开(公告)日：2005-03-01
申请号：TW092128146
申请日：2003-10-09
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：高橋弘行 TAKAHASHI, HIROYUKI
IPC分类号： G11C
CPC分类号： G11C11/40603 , G11C11/406 , G11C11/40615 , G11C2211/4061 , G11C2211/4067
摘要：一種半導體記憶裝置，包含由第一與第二位元線所構成之一位元線對、與該位元線對一同連接的一感測放大器、及連接至該第一與第二字元線及該第一與第二位元線之交差位置上的第一與第二記憶單元。在正常模式時，第一與第二字元線係指定成不同的位址，而在部分模式時，則將該第一與第二字元線指定成相同的位址。故該第一與第二記憶單元能夠互補地儲存一位元資料。當設定成部分模式而用於將雙記憶單元的兩個記憶單元之中的第一記憶單元的資料儲存到第二記憶單元之中時，則根據更新用計時器於位元線對之預充電期間所產生的觸發信號而啟動第二字元線，隨後即完成預充電。接著，根據該觸發信號的延遲信號而啟動第一字元線，故隨之啟動感測放大器而足以放大該位元線對之間的差動電壓，俾能將該第一記憶單元的資料寫回到第一與第二記憶單元之中。
简体摘要：一种半导体记忆设备，包含由第一与第二比特线所构成之一比特线对、与该比特线对一同连接的一传感放大器、及连接至该第一与第二字符线及该第一与第二比特线之交差位置上的第一与第二记忆单元。在正常模式时，第一与第二字符线系指定成不同的位址，而在部分模式时，则将该第一与第二字符线指定成相同的位址。故该第一与第二记忆单元能够互补地存储一比特数据。当设置成部分模式而用于将双记忆单元的两个记忆单元之中的第一记忆单元的数据存储到第二记忆单元之中时，则根据更新用计时器于比特线对之预充电期间所产生的触发信号而启动第二字符线，随后即完成预充电。接着，根据该触发信号的延迟信号而启动第一字符线，故随之启动传感放大器而足以放大该比特线对之间的差动电压，俾能将该第一记忆单元的数据写回到第一与第二记忆单元之中。

76. 发明专利

TWI228694B 具有用以將數位信號轉換成類比信號的唯讀記憶體解碼器之半導體積體電路裝置 SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE HAVING ROM DECODER FOR CONVERTING DIGITAL SIGNAL TO ANALOG SIGNAL 失效
简体标题：具有用以将数码信号转换成模拟信号的唯读内存译码器之半导体集成电路设备 SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE HAVING ROM DECODER FOR CONVERTING DIGITAL SIGNAL TO ANALOG SIGNAL
公开(公告)号：TWI228694B
公开(公告)日：2005-03-01
申请号：TW092126345
申请日：2003-09-24
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：圓城啓裕 ENJO, HIROYASU
IPC分类号： G09G
CPC分类号： G09G3/3688 , G09G2310/027
摘要：關於一P唯讀記憶體解碼器216P中所設置之閘極配線34P，兩相對閘極配線34P乃是成對的。以未反轉或反轉狀態、代表著一等級水平之單一位元數位信號輸入該兩相對閘極配線34P，且讓包含著該耗盡型電晶體2P(在任何時候均維持在ON狀態下)之上部分、且從該耗盡型電晶體2P直至與該耗盡型電晶體2P相鄰之該增強型電晶體1P的該閘極配線寬度設定成該閘極配線34P內側、該電晶體1P上的該閘極配線寬度之一半。
简体摘要：关于一P唯读内存译码器216P中所设置之闸极配线34P，两相对闸极配线34P乃是成对的。以未反转或反转状态、代表着一等级水平之单一比特数码信号输入该两相对闸极配线34P，且让包含着该耗尽型晶体管2P(在任何时候均维持在ON状态下)之上部分、且从该耗尽型晶体管2P直至与该耗尽型晶体管2P相邻之该增强型晶体管1P的该闸极配线宽度设置成该闸极配线34P内侧、该晶体管1P上的该闸极配线宽度之一半。

77. 发明专利

TWI228351B 編碼器、解碼器、以及資料傳送系統 ENCODER, DECODER, AND DATA TRANSFER SYSTEM 失效
简体标题：编码器、译码器、以及数据发送系统 ENCODER, DECODER, AND DATA TRANSFER SYSTEM
公开(公告)号：TWI228351B
公开(公告)日：2005-02-21
申请号：TW092132512
申请日：2003-11-20
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：堀良彥 YOSHIHIKO HORI
IPC分类号： H03M
CPC分类号： H04L25/4915 , H03M9/00
摘要：編碼器能減少序列資料之變換點以有效壓抑待傳送資料之高頻成份，因而能壓抑EMI。一變換點計數器計數n-位元資料(n：正整數)之變換點以產生一計數結果，相鄰位元之值在各變換點處會變換。當該計數結果超過一既定值時，該變換點計數器輸出為真之一鑑別位元。一碼轉換器轉換該n-位元資料使得當該鑑別位元為真時，該n-位元資料之既定位置之位元被反相。一並列-序列轉換器將(n+1)-位元資料轉換至一(n+1)-位元序列碼，該(n+1)位元資料係由加入該鑑別位元至該碼轉換器之一輸出而產生。
简体摘要：编码器能减少串行数据之变换点以有效压抑待发送数据之高频成份，因而能压抑EMI。一变换点计数器计数n-比特数据(n：正整数)之变换点以产生一计数结果，相邻比特之值在各变换点处会变换。当该计数结果超过一既定值时，该变换点计数器输出为真之一鉴别比特。一码转换器转换该n-比特数据使得当该鉴别比特为真时，该n-比特数据之既定位置之比特被反相。一并列-串行转换器将(n+1)-比特数据转换至一(n+1)-比特串行码，该(n+1)比特数据系由加入该鉴别比特至该码转换器之一输出而产生。

78. 发明专利

TW200507454A 半導體裝置 SEMICONDUCTOR DEVICE 审中-公开
简体标题：半导体设备 SEMICONDUCTOR DEVICE
公开(公告)号：TW200507454A
公开(公告)日：2005-02-16
申请号：TW093111448
申请日：2004-04-23
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：北澤元泰 KITAZAWA, MOTOYASU , 鈴木康文 SUZUKI, YASUFUMI , 富田泰弘 TOMITA, YASUHIRO
IPC分类号： H03K
CPC分类号： H03K19/01728 , H03K19/00315 , H03K19/01707 , H03K19/09429
摘要：本發明提供一種裝置，其係在具備容忍緩衝器電路的半導體裝置中，從輸出模式切換至輸入模式時，使上拉側之電晶體迅速成為OFF狀態。本發明之半導體裝置，具備三態緩衝器電路，該三態緩衝器電路於輸出段至少具備上拉驅動用之第1電晶體(P1)與下拉驅動用之第2電晶體(N1)，在控制訊號(EN)顯示致能狀態時，因應資料訊號將輸出設成高位準或低位準；在控制訊號(E)顯示失能狀態時，將輸出設成高阻抗狀態，在這種半導體裝置中，具備一機構(120、P6、P7)，其在控制訊號(EN)從致能狀態朝失能狀態切換時，控制使得加速第1電晶體(P1)從ON狀態朝OFF狀態的轉變。
简体摘要：本发明提供一种设备，其系在具备容忍缓冲器电路的半导体设备中，从输出模式切换至输入模式时，使上拉侧之晶体管迅速成为OFF状态。本发明之半导体设备，具备三态缓冲器电路，该三态缓冲器电路于输出段至少具备上拉驱动用之第1晶体管(P1)与下拉驱动用之第2晶体管(N1)，在控制信号(EN)显示致能状态时，因应数据信号将输出设成高位准或低位准；在控制信号(E)显示失能状态时，将输出设成高阻抗状态，在这种半导体设备中，具备一机构(120、P6、P7)，其在控制信号(EN)从致能状态朝失能状态切换时，控制使得加速第1晶体管(P1)从ON状态朝OFF状态的转变。

79. 发明专利

TWI227634B 伽馬校正電路及設有伽馬校正電路之面板驅動設備 GAMMA CORRECTING CIRCUIT AND PANEL DRIVE APPARATUS EQUIPPED WITH GAMMA CORRECTING CIRCUIT 失效
简体标题：伽马校正电路及设有伽马校正电路之皮肤驱动设备 GAMMA CORRECTING CIRCUIT AND PANEL DRIVE APPARATUS EQUIPPED WITH GAMMA CORRECTING CIRCUIT
公开(公告)号：TWI227634B
公开(公告)日：2005-02-01
申请号：TW092125972
申请日：2003-09-19
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：加藤文彥 KATO, FUMIHIKO
IPC分类号： H04N , G09G
CPC分类号： G09G3/3688 , G09G3/3208 , G09G2310/0275 , G09G2320/0276 , G09G2320/0606 , G09G2320/0673
摘要：一伽馬校正電路中之每一伽馬特性調整單元根據校正調整資料藉由一基礎電壓產生電路從基礎電壓中選擇一參考電壓且從伽馬校正電阻電路之參考電壓輸出選擇端群組中選擇一參考電壓輸出端做為目標，從此處該參考電壓被輸出。隨著根據此等雙階段選擇之雙種調整變成可能，伽馬特性之調整範圍可變得更大。
简体摘要：一伽马校正电路中之每一伽马特性调整单元根据校正调整数据借由一基础电压产生电路从基础电压中选择一参考电压且从伽马校正电阻电路之参考电压输出选择端群组中选择一参考电压输出端做为目标，从此处该参考电压被输出。随着根据此等双阶段选择之双种调整变成可能，伽马特性之调整范围可变得更大。

80. 发明专利

TWI227532B 半導體裝置之非破壞檢查裝置與方法 DEVICE AND METHOD FOR NONDESTRUCTIVE INSPECTION ON SEMICONDUCTOR DEVICE 失效
简体标题：半导体设备之非破坏检查设备与方法 DEVICE AND METHOD FOR NONDESTRUCTIVE INSPECTION ON SEMICONDUCTOR DEVICE
公开(公告)号：TWI227532B
公开(公告)日：2005-02-01
申请号：TW088116669
申请日：1999-09-27
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：二川清 NIKAWA, KIYOSHI
IPC分类号： H01L
CPC分类号： G01R31/311
摘要：一種非破壞檢查裝置(或方法)，其基本架構係以一雷射光束(1300nm)(3，53)照射在一半導體裝置晶片(4)的表面(或背面)以進行掃描。由於雷射光束的照射，缺陷位置被加熱而產生一熱電動電流，並感應一磁場。使用磁場偵測器(5)，例如SQUID(55)，來偵測磁場的強度以產生一掃描磁場影像。一顯示裝置(7)在螢幕上將掃描磁場影像與掃描雷射顯微照片重疊，以在半導體裝置晶片上進行缺陷檢查。又，一半導體裝置晶圓(40)包括一熱電動力產生體(21)，以及將其電連接至第一層配線(34a，34b)之配線(20a)。經由在熱電動力產生體上照射雷射光束，可偵測在第一層配線間的短路缺陷(42)。又，可以對在製造途中狀態，焊墊形成前之半導體積體電路進行非破壞檢查，其包含由包括熱電動力產生缺陷(41)之第一層配線(34)、電路用介層洞(35)、檢查用介層洞(305)與金屬膜(36)所構成之封閉電路，其中金屬膜之形成區域相當寬廣，用以形成第二層配線(37)。
简体摘要：一种非破坏检查设备(或方法)，其基本架构系以一激光光束(1300nm)(3，53)照射在一半导体设备芯片(4)的表面(或背面)以进行扫描。由于激光光束的照射，缺陷位置被加热而产生一热电动电流，并感应一磁场。使用磁场侦测器(5)，例如SQUID(55)，来侦测磁场的强度以产生一扫描磁场影像。一显示设备(7)在屏幕上将扫描磁场影像与扫描激光显微照片重叠，以在半导体设备芯片上进行缺陷检查。又，一半导体设备晶圆(40)包括一热电动力产生体(21)，以及将其电连接至第一层配线(34a，34b)之配线(20a)。经由在热电动力产生体上照射激光光束，可侦测在第一层配线间的短路缺陷(42)。又，可以对在制造途中状态，焊垫形成前之半导体集成电路进行非破坏检查，其包含由包括热电动力产生缺陷(41)之第一层配线(34)、电路用介层洞(35)、检查用介层洞(305)与金属膜(36)所构成之封闭电路，其中金属膜之形成区域相当宽广，用以形成第二层配线(37)。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式