专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明专利

DE102007046846A1 未知
公开(公告)号：DE102007046846A1
公开(公告)日：2009-04-09
申请号：DE102007046846
申请日：2007-09-29
申请人： ADVANCED MICRO DEVICES INC , AMD FAB 36 LLC
发明人： BOEMMELS JUERGEN , FEUSTEL FRANK , RICHTER RALF
IPC分类号： H01L21/768 , H01L23/522

62. 发明专利

DE102007035834A1 未知
公开(公告)号：DE102007035834A1
公开(公告)日：2009-02-05
申请号：DE102007035834
申请日：2007-07-31
申请人： ADVANCED MICRO DEVICES INC , AMD FAB 36 LLC
发明人： FEUSTEL FRANK , LETZ TOBIAS , WERNER THOMAS
IPC分类号： H01L21/768 , H01L21/265 , H01L21/3213 , H01L23/52
摘要： By forming an alloy in a highly localized manner at a transition or contact area between a via and a metal line, the probability of forming an electromigration-induced shallow void may be significantly reduced, while not unduly affecting the overall electrical resistivity of the metal line. In one illustrative embodiment, an electroless deposition process may provide the alloy-forming species on the exposed metal region on the basis of an electroless plating process.

63. 发明专利

DE102007020257A1 未知
公开(公告)号：DE102007020257A1
公开(公告)日：2008-11-06
申请号：DE102007020257
申请日：2007-04-30
申请人： ADVANCED MICRO DEVICES INC
发明人： FEUSTEL FRANK , LIMBECKER PASCAL , AUBEL OLIVER
IPC分类号： H01L23/544 , H01L21/66
摘要： A unified test structure which is applicable for all levels of a semiconductor device including a current path chain having a first half chain and a second half chain, wherein each half chain comprises lower metallization segments, upper metallization segments, an insulating layer between the lower metallization segments and the upper metallization segments, and connection segments. Each of the connection segments is electrically connected to a contact region of one of the lower metallization segments and to a contact region of one of the upper metallization segments to thereby electrically connect the respective lower metallization segment and the respective upper metallization segment, and the first half chain and the second half chain are of different configuration.

64. 发明专利

DE102007009902A1 未知
公开(公告)号：DE102007009902A1
公开(公告)日：2008-09-04
申请号：DE102007009902
申请日：2007-02-28
申请人： ADVANCED MICRO DEVICES INC
发明人： FEUSTEL FRANK , SEIDEL ROBERT , BOEMMELS JUERGEN
IPC分类号： H01L21/321
摘要： Prior to performing a CMP process for planarizing a metallization level of an advanced semiconductor device, an appropriate cap layer may be formed in order to delay the exposure of metal areas of reduced height level to the highly chemically reactive slurry material. Consequently, metal of increased height level may be polished with a high removal rate due to the mechanical and the chemical action of the slurry material, while the chemical interaction with the slurry material may be substantially avoided in areas of reduced height level. Therefore, a high process uniformity may be achieved even for pronounced initial surface topographies and slurry materials having a component of high chemical reactivity.

65. 发明专利

DE102006062032A1 Method for protection of metal layer from external contamination, involves forming seed layer for connecting line structure in substrate of microstructure component 未知
公开(公告)号：DE102006062032A1
公开(公告)日：2008-07-03
申请号：DE102006062032
申请日：2006-12-29
申请人： ADVANCED MICRO DEVICES INC
发明人： FEUSTEL FRANK , WERNER THOMAS , FROHBERG KAI
IPC分类号： H01L21/768
摘要： The method involves forming a seed layer (304) for a connecting line structure in a substrate of a microstructure component. An oxidation process is performed in order to form a sacrificial protection layer over the seed layer. The seed layer has copper and the sacrificial protection layer is formed in an oxidized atmosphere which is oxygen rich.

66. 发明专利

DE102006056621A1 Substrates transporting and handling method for forming application specific integrated circuits, involves transporting substrate in transport container between two manufacturing sites, where substrate has front side and back side 未知
公开(公告)号：DE102006056621A1
公开(公告)日：2008-06-05
申请号：DE102006056621
申请日：2006-11-30
申请人： ADVANCED MICRO DEVICES INC
发明人： PETERS CARSTEN , WERNER THOMAS , FEUSTEL FRANK , FROHBERG KAI
IPC分类号： H01L21/677
摘要： The method involves transporting a substrate (200) in a transport container between two manufacturing sites, where the substrate has front and back sides and represents a carrier material for forming microstructure devices in and on the front side. An adhesion layer is applied on the back side of the substrate before transporting the substrate. The adhesion layer is configured to reduce contamination of the transport container upon transport-related break of the substrate. The substrate is oriented in horizontal direction relative to ground during transport. An independent claim is also included for a system for shipping substrates of microstructure devices between manufacturing sites.

67. 发明专利

DE102009010844B4 Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen 未知
公开(公告)号：DE102009010844B4
公开(公告)日：2018-10-11
申请号：DE102009010844
申请日：2009-02-27
申请人： ADVANCED MICRO DEVICES INC , AMD FAB 36 LLC & CO KG
发明人： AUBEL OLIVER , HOHAGE JOERG , FEUSTEL FRANK , PREUSSE AXEL
IPC分类号： H01L21/321 , H01L21/3105 , H01L21/768
摘要： Verfahren zur Herstellung einer Metallisierungsschicht (120) eines Halbleiterbauelements (100), wobei das Verfahren umfasst:Bilden einer leitenden Deckschicht (122C) auf einer Oberfläche eines Metallgebiets (122A), das lateral in einem ersten dielektrischen Material (121) der Metallisierungsschicht (120) eingebettet ist;Ausführen einer ersten thermo-chemischen Reinigungsbehandlung (103A) ohne Plasma auf einer freiliegenden Oberfläche (121S) des ersten dielektrischen Materials (121) in Anwesenheit der leitenden Deckschicht (122C);Verdichten der freiliegenden Oberfläche (121S) des ersten dielektrischen Materials durch Ausführen einer zweiten thermo-chemischen Behandlung (103B) der freiliegenden Oberfläche (121S) ohne Plasma auf der Grundlage einer Silizium enthaltenden Umgebung nach dem Ausführen der ersten thermo-chemischen Behandlung (103A); undBilden eines zweiten dielektrischen Materials (123) auf der freiliegenden Oberfläche (121S) des ersten dielektrischen Materials (121) und der leitenden Deckschicht (122C).

68. 发明专利

DE102008030856B4 Verfahren zur Schwellwerteinstellung für MOS-Bauelemente 未知
公开(公告)号：DE102008030856B4
公开(公告)日：2015-12-03
申请号：DE102008030856
申请日：2008-06-30
申请人： ADVANCED MICRO DEVICES INC , AMD FAB 36 LLC
发明人： GRIEBENOW UWE , HOENTSCHEL JAN , FROHBERG KAI , BERTHOLD HEIKE , REICHE KATRIN , FEUSTEL FRANK , RUTTLOFF KERSTIN
IPC分类号： H01L21/8234 , H01L21/265
摘要： Verfahren mit: Bilden einer Abstandshalterschicht über einer ersten Struktur, die über einem ersten aktiven Gebiet eines Halbleiterbauelements gebildet ist, und über einer zweiten Struktur, die über einem zweiten aktiven Gebiet gebildet ist, wobei die erste und die zweite Struktur eine Gateelektrode und/oder eine Gateplatzhalterstruktur eines ersten Transistors bzw. eines zweiten Transistors repräsentieren, die von gleicher Leitfähigkeitsart sind, wobei der erste Transistor eine erste Schwellwertspannung erhält und der zweite Transistor eine zweite Schwellwertspannung erhält, die höher ist als die erste Schwellwertspannung und der erste und der zweite Transistor die gleiche Struktur zumindest in Bezug auf ein Wannendotierprofil, ein Halodotierprofil und eine Gatelänge aufweisen; Bilden eines ersten Abstandshalterelements an Seitenwänden der ersten Struktur und eines zweiten Abstandshalterelements an Seitenwänden der zweiten Struktur, wobei das erste Abstandshalterelement eine erste Breite besitzt, die kleiner ist als eine zweite Breite des zweiten Abstandshalterelements; und Ausführen einer Implantationssequenz unter Verwendung der ersten und zweiten Struktur und des ersten und des zweiten Abstandshalterelements als Maske, um Drain- und Sourceerweiterungsgebiete in dem ersten und dem zweiten aktiven Gebiet so zu bilden, dass die Drain- und Sourceerweiterungsgebiete des ersten Transistors eine größere Überlappung mit dem Gateelektrodenmaterial aufweisen als die Drain- und Sourceerweiterungsgebiete des zweiten Transistors, um die höhere zweite Schwellwertspannung des zweiten Transistors zu erhalten.

69. 发明专利

DE102008016425B4 Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials 未知
公开(公告)号：DE102008016425B4
公开(公告)日：2015-11-19
申请号：DE102008016425
申请日：2008-03-31
申请人： ADVANCED MICRO DEVICES INC , AMD FAB 36 LLC
发明人： FEUSTEL FRANK , WERNER THOMAS , BOEMMELS JÜRGEN
IPC分类号： H01L21/768
摘要： Verfahren zum Strukturieren eines dielektrischen Materials (221) einer Metallisierungsschicht (220) eines Halbleiterbauelements (200), wobei das Verfahren umfasst: Bilden einer ersten Hartmaskenschicht (231), die ein Metall aufweist, über dem dielektrischen Material; Bilden einer zweiten Hartmaskenschicht (232) auf der ersten Hartmaskenschicht (231); Bilden einer ersten Öffnung (230A) in der ersten (231) und der zweiten (232) Hartmaskenschicht; wobei die erste Öffnung (230A) einer Kontaktlochöffnung entspricht, die in dem dielektrischen Material (221) herzustellen ist; Bilden einer Deckschicht (234) in der ersten Öffnung (230A), wobei die Deckschicht (234) Siliziumdioxid, Kohlenstoff und/oder Siliziumkarbid enthält; Bilden einer zweiten Öffnung (232A) in der zweiten Hartmaskenschicht (232) und eines ersten Teils (221U) der Kontaktlochöffnung in dem dielektrischen Material (221), wobei die zweite Öffnung (232A) einem Graben entspricht, der in dem dielektrischen Material (221) herzustellen ist; wobei die Deckschicht (234) vor dem Bilden der zweiten Öffnung (232A) und des ersten Teils (221U) der Kontaktlochöffnung gebildet wird; Bilden der zweiten Öffnung (230B) in der ersten Hartmaskenschicht (231); und Bilden des Grabens (221T) und eines zweiten Teils (221A) der Kontaktlochöffnung unter Anwendung der ersten Hartmaskenschicht (231) als eine Ätzmaske.

70. 发明专利

DE102009010885B4 Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür 未知
公开(公告)号：DE102009010885B4
公开(公告)日：2014-12-31
申请号：DE102009010885
申请日：2009-02-27
申请人： ADVANCED MICRO DEVICES INC , AMD FAB 36 LLC
发明人： FEUSTEL FRANK , FROHBERG KAI , WERNER THOMAS
IPC分类号： H01L23/482 , H01L21/60 , H01L23/50
摘要： Halbleiterbauelement (200) mit: einem Metallisierungssystem (210), das über einem Substrat (201) gebildet ist, wobei das Metallisierungssystem (210) eine abschließende Passivierungsschicht (260) aufweist; und einer Metallsäule (271), die sich von der abschließenden Passivierungsschicht (260) erstreckt, wobei die Metallsäule (271) mit einer Kontaktanschlussfläche (241), die in dem Metallisierungssystem (210) gebildet ist, ausgerichtet ist und zwei laterale Abmessungen aufweist: eine erste laterale Abmessung an der oberen Fläche der abschließenden Passivierungsschicht (260), wobei die obere Oberfläche der Kontaktanschlussfläche (241) gegenüberliegt und eine zweite laterale Abmessung an einer oberen Fläche der Metallsäule (271), wobei die erste laterale Abmessung kleiner als die zweite laterale Abmessung ist, und einem Verbindungselement (272) mit einer dritten lateralen Abmessung, das in einer Öffnung (263) in der abschließenden Passivierungsschicht (260) ausgebildet ist, um die Kontaktanschlussfläche (241) zu kontaktieren, und wobei die dritte laterale Abmessung einer lateralen Abmessung der Öffnung in der abschließenden Passivierungsschicht (260) gleich ist und wobei die dritte laterale Abmessung der ersten lateralen Abmessung gleich oder kleiner als diese ist.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式