专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明公开

EP1889128A2 VERFAHREN UND VORRICHTUNG ZUR UMSCHALTUNG BEI EINEM SPEICHER FÜR EIN STEUERGERÄT 有权
标题翻译：方法和装置用于切换到存储器的控制装置
公开(公告)号：EP1889128A2
公开(公告)日：2008-02-20
申请号：EP06763213.3
申请日：2006-05-22
申请人： ROBERT BOSCH GMBH
发明人： MOESSNER, Claus , MAIER, Gert , SPIZIG, Claus , LUSTIG, Frank , SCHNEIDER, Jens
IPC分类号： G05B19/042
CPC分类号： G05B19/0426 , G05B2219/23325 , G05B2219/23428 , G05B2219/25303
摘要： The invention relates to a method and to a device for switching in a memory for a control device (100). According to the invention, a first memory area (207) in the control device is superimposed by a second memory area (USL), the second memory area (USL) contains at least one memory page (208, 209) and each of the memory pages (208, 209) can superimpose on the first memory area (207). Switching can take place between the memory pages (208, 209), the superposition can be activated/deactivated (EA), and the switching of the memory pages and the activation/deactivation (EA) of the superposition of the second memory area (USL) can be automatically carried out and/or triggered by the software of the control device (100).

42. 发明公开

EP1565795A4 A MULTI-LEVEL CONTROLLER SYSTEM 有权
标题翻译：多级税制
公开(公告)号：EP1565795A4
公开(公告)日：2006-11-15
申请号：EP03768993
申请日：2003-11-18
申请人： INT REMOTE IMAGING SYSTEMS INC
发明人： KASDAN HARVEY L , GOLD KENNETH S , TINDEL JON FRANK , ATTERHOLT KEN A , FRIDGE DAVID ALAN
IPC分类号： G05B11/01 , G01N15/14 , G01N35/10 , G05B19/042 , G05B19/045
CPC分类号： G01N15/1463 , G01N15/1456 , G01N15/1459 , G01N35/00871 , G01N35/1009 , G05B19/0421 , G05B19/045 , G05B2219/2207 , G05B2219/2231 , G05B2219/2233 , G05B2219/23256 , G05B2219/23289 , G05B2219/23428 , G05B2219/25484 , G05B2219/2657
摘要： A leveled system architecture (100) of figure 5 includes multiple level processors and/or controllers that control each other and ultimately the system components. The host level controller (56) includes a host processor, the level-1 controller (52) includes the master controller, the level-2 controller (54) includes four controllers (54a, 54b, 54c and 54d) and the level-3 controller includes one or more controllers that interface between the level-2 controllers and the system components. The motors, pumps, and the valves are controlled by the level-3 controllers, which are programmed in C and typically are not changeable the state records, which a processor engineer accesses to control the operation of the second and the level-2 controllers (52, 54), wherein the system executes a process by identifying a set of states to be executed, issuing state commands that need to be issued to execute the current state in the set of states.

43. 发明公开

EP0270359A2 Instrument control method and apparatus 失效
标题翻译： Messgerätesteuerungsverfahrenund -apparat。
公开(公告)号：EP0270359A2
公开(公告)日：1988-06-08
申请号：EP87310619.9
申请日：1987-12-02
申请人： FINNIGAN CORPORATION
发明人： Sokolow, Stephen Alec , Lewis, John Rudelle , Steiner, Urs
IPC分类号： G06F15/20 , G06F9/46
CPC分类号： G06F9/4843 , G05B19/0426 , G05B2219/23229 , G05B2219/23266 , G05B2219/23327 , G05B2219/23407 , G05B2219/23427 , G05B2219/23428 , G05B2219/25092 , G05B2219/25389 , G06F8/656 , G06F9/4881
摘要： An instrument's process is controlled by a computer which has two concurrently defined tasks: an operator task for running an instrument control program, and a compiler task for compiling new instrument control programs input by the instrument's user. The currently running program is suspended and a new program's execution is begun when (a) a new program has been successfully compiled by the compiler, and (b) the current program is about to perform a jump back at the end of an instruction loop. When a main instrument control program finishes executing, a new program is run if a new program has been successfully compiled; otherwise, execution of the most recently suspended program resumes. Thus a newly compiled program interrupts the currently running program only between instruction loops, and only as long as necessary to execute its instructions. If the newly compiled program merely resets a parameter, this interruption is generally so short as to be unnoticeable. If, on the other hand, the newly compiled program is designed to control the instrument's process for a period of time, the new program takes control until it finishes execution. Thus the instrument's user is provided not only with the feel of being able to reset parameter values on the fly, but also with a flexible tool for revising an instrument control program on the fly.
摘要翻译：仪器的过程由具有两个同时定义的任务的计算机控制：用于运行仪器控制程序的操作员任务以及用于编译仪器用户输入的新仪器控制程序的编译任务。当（a）编译器成功编译了一个新程序，并且（b）当前程序即将在指令循环结束时执行跳转，当前正在运行的程序被暂停并且开始执行新的程序。当主仪表控制程序完成执行时，如果新程序已成功编译，则运行新程序; 否则，恢复最近暂停的程序的执行。因此，新编译的程序仅在指令循环之间中断当前正在运行的程序，并且只要执行其指令就可以。如果新编译的程序仅仅重置一个参数，则这种中断通常很短，不能引人注目。另一方面，如果新编译的程序被设计为在一段时间内控制仪器的过程，那么新的程序将被控制，直到完成执行。因此，仪器的用户不仅具有能够即时重置参数值的感觉，还提供了一个用于修改仪器控制程序的灵活工具。

44. 发明申请

WO2008062512A1 マルチプロセッサシステム审中-公开
标题翻译：多处理器系统
公开(公告)号：WO2008062512A1
公开(公告)日：2008-05-29
申请号：PCT/JP2006/323198
申请日：2006-11-21
申请人：富士通株式会社 , 高橋宏政 , 千葉 ▲隆▼ , 上條俊介
发明人：高橋宏政 , 千葉 ▲隆▼ , 上條俊介
IPC分类号： G06F9/48 , B60R16/02 , B60R21/01 , B60W50/00
CPC分类号： B60W50/04 , B60W50/029 , B60W2050/0005 , G05B2219/23428 , G05B2219/2637 , G06F9/4881 , Y02D10/24
摘要：　受付ユニット（３３）は、センサ情報またはモード情報が変化すると、割込み信号を生成する。走行状況判定テーブル（１２）には、センサ情報およびモード情報の組合せパターンと走行状況との対応関係が定義されている。優先処理情報テーブル（１３）には、走行状況と実行すべきアプリケーションとの対応関係が定義されている。受付ユニット（３３）により割込み信号が生成されると、動作状態管理モジュール３６は、走行状況判定テーブル（１２）および優先処理情報テーブル（１３）を参照して実行すべきアプリケーションを決定し、それらのアプリケーションを対応するプロセッサエレメント（ＰＥ０～ＰＥ３）に割り当てる。
摘要翻译：当传感器信息或模式信息改变时，接收单元（33）产生中断信号。驱动状态判断表（12）定义传感器信息的组合模式和模式信息与驱动状态的对应关系。优先处理信息表（13）定义驱动状态与要执行的应用的对应关系。当接收单元（33）产生中断信号时，操作状态管理模块（36）参照驾驶状态判断表（12）和优先级处理信息表（13）确定要执行的应用，以分配应用于相应的处理器元件（PE0至PE3）。

45. 发明申请

WO2006125760A3 METHOD AND DEVICE FOR SWITCHING IN A MEMORY FOR A CONTROL DEVICE 审中-公开
标题翻译：方法和装置用于切换到存储器的控制装置
公开(公告)号：WO2006125760A3
公开(公告)日：2007-04-19
申请号：PCT/EP2006062487
申请日：2006-05-22
申请人： BOSCH GMBH ROBERT , MOESSNER CLAUS , MAIER GERT , SPIZIG CLAUS , LUSTIG FRANK , SCHNEIDER JENS
发明人： MOESSNER CLAUS , MAIER GERT , SPIZIG CLAUS , LUSTIG FRANK , SCHNEIDER JENS
IPC分类号： G05B19/042
CPC分类号： G05B19/0426 , G05B2219/23325 , G05B2219/23428 , G05B2219/25303
摘要： The invention relates to a method and to a device for switching in a memory for a control device (100). According to the invention, a first memory area (207) in the control device is superimposed by a second memory area (USL), the second memory area (USL) contains at least one memory page (208, 209) and each of the memory pages (208, 209) can superimpose on the first memory area (207). Switching can take place between the memory pages (208, 209), the superposition can be activated/deactivated (EA), and the switching of the memory pages and the activation/deactivation (EA) of the superposition of the second memory area (USL) can be automatically carried out and/or triggered by the software of the control device (100).
摘要翻译：用于在存储器中用于控制单元（100）中，由第二存储区域（USL）在控制单元中的第一存储器区（207）的切换的方法和装置被覆盖，其中，所述第二存储区（USL）至少一个存储器页（208，209）包含和每一个存储边（208，209）的可覆盖第一存储区域（207），其中，所述存储器侧之间（208，209）被切换和开/关（EA）的叠加可以是与存储器页的切换和输入（EA）在所述第二存储区域（USL）由控制单元（100）本身来执行和/或触发的软件确定的通/断的叠加。

46. 发明申请

WO1996012099A1 DEVICE AND PROCESS FOR CONTROLLING AN INTERNAL COMBUSTION ENGINE 审中-公开
标题翻译： DEVICE AND METHOD FOR控制内燃发动机
公开(公告)号：WO1996012099A1
公开(公告)日：1996-04-25
申请号：PCT/DE1995001307
申请日：1995-09-22
申请人： ROBERT BOSCH GMBH , GERSTUNG, Ulrich , EBERLEIN, Edwin , NEWALD, Josef , ILLG, Bernd , FORSTER, Felix , POLEDNA, Stefan , SCHMIDT, Eric
发明人： ROBERT BOSCH GMBH
IPC分类号： F02D41/24
CPC分类号： G06F9/44547 , F02D41/2422 , G05B19/042 , G05B2219/23427 , G05B2219/23428 , G05B2219/23437 , G06F8/60
摘要： The description relates to a process and a device for controlling internal combustion engines in motor vehicles with at least one microprocessor. Two data records may be written into a first store. An identification signal may be written into a preferred storage cell of each data record.
摘要翻译：公开的是一种用于控制具有至少一个微处理器描述在机动车辆内燃机的方法和装置。在第一存储装置包括至少两组数据可以被输入。在每个数据组中的标识符的一个优选的存储单元可被输入。

47. 发明专利

JP5187194B2 Multiprocessor system 有权
公开(公告)号：JP5187194B2
公开(公告)日：2013-04-24
申请号：JP2008545270
申请日：2006-11-21
申请人：富士通株式会社
发明人：宏政高橋 , ▲隆▼ 千葉 , 俊介上條
IPC分类号： G06F9/48
CPC分类号： B60W50/04 , B60W50/029 , B60W2050/0005 , G05B2219/23428 , G05B2219/2637 , G06F9/4881 , Y02D10/24
摘要： When sensor information or mode information changes, a reception unit (33) generates an interrupt signal. A driving state judging table (12) defines the correspondence relation of a combination pattern of the sensor information and the mode information with a driving state. A priority processing information table (13) defines the correspondence relation of the driving state with an application which is to be executed. When the reception unit (33) generates the interrupt signal, an operating state management module (36) determines the application which is to be executed with reference to the driving state judging table (12) and the priority processing information table (13) to allocate the application to the corresponding processor elements (PE0 to PE3).

49. 发明专利

JP2008546067A Switching method and apparatus in a storage device of the control device 有权
公开(公告)号：JP2008546067A
公开(公告)日：2008-12-18
申请号：JP2008512817
申请日：2006-05-22
申请人：ローベルトボッシュゲゼルシャフトミットベシュレンクテルハフツング
发明人：シュナイダー、イェンス , シュピツィヒ、クラウス , マイアー、ゲアト , メスナー、クラウス , ルスティヒ、フランク
IPC分类号： G06F11/00
CPC分类号： G05B19/0426 , G05B2219/23325 , G05B2219/23428 , G05B2219/25303
摘要：本発明は、制御装置（１００）の記憶装置における切り替え方法であって、制御装置内の第１記憶領域（２０７）の上に、第２記憶領域（ＵＳＬ）が重なっており、第２記憶領域（ＵＳＬ）は、少なくとも１つのメモリページ(２０８、２０９)を含んでおり、各メモリページ（２０８、２０９）が第１記憶領域の上に重なることが可能であり、メモリページ（２０８、２０９）が切り替えられることが可能であり、メモリの重ね合わせは作動／非作動（EA）されることが可能であり、メモリページの切り替え、および第２記憶領域の（USL）のメモリの重ね合わせの作動／非作動（EA）が、制御装置（１００）のソフトウェア自体によって実行されたり開始されたりする。

50. 发明专利

JP2006506650A Multi-level controller system 有权
公开(公告)号：JP2006506650A
公开(公告)日：2006-02-23
申请号：JP2004553977
申请日：2003-11-18
申请人：インターナショナルリモートイメイジングシステムズインコーポレイテッド
发明人：ケンエイアッターホルト , ハーヴェイエルカズダン , ケニスエスゴールド , ジョンフランクティンデル , ディヴィッドアレンフリッジ
IPC分类号： G01N35/00 , G01N15/14 , G01N33/493 , G01N35/08 , G01N35/10 , G05B19/042 , G05B19/045
CPC分类号： G01N15/1463 , G01N15/1456 , G01N15/1459 , G01N35/00871 , G01N35/1009 , G05B19/0421 , G05B19/045 , G05B2219/2207 , G05B2219/2231 , G05B2219/2233 , G05B2219/23256 , G05B2219/23289 , G05B2219/23428 , G05B2219/25484 , G05B2219/2657
摘要：図５のレベル化されたシステムアーキテクチャ（１００）は、互いに制御し合い、最終的にはシステムコンポーネントを制御するマルチレベルプロセッサ及び（又は）コントローラを有する。ホストレベルコントローラ（５６）は、ホストプロセッサを含み、レベル−１コントローラ（５２）は、マスターコントローラを含み、レベル−２コントローラ（５４）は、４つのコントローラ（５４ａ，５４ｂ，５４ｃ，５４ｄ）を含み、レベル−３コントローラは、レベル−２コントローラとシステムコンポーネントとの間のインタフェースを取る１以上のコントローラを含む。モータ、ポンプ及び弁は、レベル−３コントローラによって制御され、レベル−３コントローラは、Ｃでプログラムされており、代表的には、プロセッサエンジニアが第２及びレベル−２コントローラの動作を制御するために接近する状態記録のように可変ではなく、システムは、実行される１組の状態を識別し、１組の状態中の現在の状態を実行するのに出される必要のある状態コマンドを出すことによりプロセスを実行する。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式