专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明公开

KR1020090107346A 수직 필러 트랜지스터, 이를 포함하는 디램 소자, 수직필러 트랜지스터 형성 방법 및 반도체 박막 형성 방법. 有权
标题翻译：垂直支柱晶体管，包括其的DRAM装置，形成垂直柱状晶体管的方法和形成半导体层的方法
公开(公告)号：KR1020090107346A
公开(公告)日：2009-10-13
申请号：KR1020080032816
申请日：2008-04-08
申请人： 삼성전자주식회사
发明人： 윤재만 , 오용철 , 김희중 , 정현우 , 김현기 , 김강욱
IPC分类号： H01L27/108 , H01L21/8242 , H01L21/336 , H01L29/78
CPC分类号： H01L27/0688 , H01L21/8221 , H01L29/66666 , H01L29/7827
摘要： PURPOSE: A vertical pillar transistor is provided to secure high reliability since the adhesive force of the semiconductor pattern is improved. CONSTITUTION: A vertical pillar transistor is composed of an insulating layer(106), a conductive construct(148), a semiconductor pattern(140a), a gate(154), and impurity domain frames(143,156). The insulating layer covers the first substrate(100), and the conductive construct is equipped on the insulating layer. The conductive construct includes at least one metal silicide layer, and a semiconductor pattern is equipped on the conductive construct. The semiconductor pattern has a pillar shape, and the gate surrounds the center of the semiconductor pattern while being separated from the conductive construct.
摘要翻译：目的：提供垂直柱晶体管，以确保高可靠性，因为半导体图案的粘合力得到改善。构成：垂直柱晶体管由绝缘层（106），导电构造（148），半导体图案（140a），栅极（154）和杂质畴框架（143,156）组成。绝缘层覆盖第一基板（100），并且绝缘层上装有导电构件。导电构件包括至少一个金属硅化物层，并且导电结构上装有半导体图案。半导体图案具有柱状，并且栅极围绕半导体图案的中心，同时与导电构造分离。

42. 发明公开

KR1020080067281A 반도체 소자 및 그 제조 방법 有权
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：KR1020080067281A
公开(公告)日：2008-07-18
申请号：KR1020070130983
申请日：2007-12-14
申请人： 삼성전자주식회사
发明人： 김희중 , 윤재만 , 오용철 , 정현우
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/7827 , H01L29/66666
摘要： A semiconductor device and a manufacturing method thereof are provided to increase areas of bitlines formed on lower active patterns by forming upper active patterns on lateral surfaces of the lower active patterns. A first active pattern includes a first region and a second region. The first active pattern is protruded from a substrate(100) and is extended in a predetermined direction. A second active pattern of a pillar structure is formed on the first region of the first active pattern. A gate electrode(124) is formed to cover a lateral surface of the second active pattern. A thin film is formed on the second region of the first active pattern and includes a conductive material. A first impurity region(146) is formed on the second active pattern. A second impurity region(154) is formed on the second region of the first active pattern.
摘要翻译：提供半导体器件及其制造方法，以通过在下活性图案的侧表面上形成上活性图案来增加在下活性图案上形成的位线的面积。第一有源图案包括第一区域和第二区域。第一有源图案从基板（100）突出并沿预定方向延伸。柱结构的第二活性图形形成在第一活性图案的第一区域上。形成栅电极（124）以覆盖第二活性图案的侧表面。在第一有源图案的第二区域上形成薄膜，并且包括导电材料。在第二活性图案上形成第一杂质区（146）。第二杂质区（154）形成在第一活性图案的第二区上。

43. 发明授权

KR100803697B1 반도체 소자 및 이를 형성하기 위한 방법 失效
标题翻译：半导体器件及其形成方法
公开(公告)号：KR100803697B1
公开(公告)日：2008-02-20
申请号：KR1020070005544
申请日：2007-01-18
申请人： 삼성전자주식회사
发明人： 정현우 , 윤재만 , 오용철 , 김희중
IPC分类号： H01L29/772
CPC分类号： H01L29/78642 , H01L21/823487 , H01L29/0657 , H01L29/4236 , H01L29/42392 , H01L29/66666 , H01L29/7827
摘要： A semiconductor device and a fabricating method thereof are provided to reduce interaction of bit lines formed on fin active patterns by increasing a spaced distance between adjacent bit lines. A first active pattern(134) is formed on a substrate(100), and has an upper portion and a lower portion, in which the upper portion has a gradually reduced line width. A second active pattern(112) is formed on the first active pattern, and has a pillar shape. A gate(118) is formed to enclose the second active pattern to form a channel in the second active pattern. An impurity region is formed on the first active pattern. The first active pattern has a first side vertically disposed and a second bent side extending from a lower end of the first side.
摘要翻译：提供半导体器件及其制造方法，通过增加相邻位线之间的间隔距离来减少形成在鳍状有源图案上的位线的相互作用。第一有源图案（134）形成在基板（100）上，并且具有上部和下部，其中上部具有逐渐减小的线宽。在第一有源图案上形成第二有源图案（112），并且具有柱形。形成门（118）以包围第二活动图案以在第二活动图案中形成通道。在第一活性图案上形成杂质区。第一活动图案具有垂直设置的第一侧和从第一侧的下端延伸的第二弯曲侧。

44. 发明公开

KR1020070025857A 전지의 전력 레벨이 정확하게 표시되는 스트로브 장치 有权
标题翻译：精确显示电池电源的电子装置
公开(公告)号：KR1020070025857A
公开(公告)日：2007-03-08
申请号：KR1020050082448
申请日：2005-09-05
申请人： 삼성전자주식회사
发明人： 문신헌 , 정현우
IPC分类号： G03B15/00 , G03B15/03
CPC分类号： G03B15/02 , G01R31/362 , G03B7/26
摘要： A strobe apparatus in which electric power of a battery is accurately displayed is provided to accurately display a power level of the battery by using a charge time of the capacitor. A strobe apparatus in which electric power of a battery is accurately displayed includes a strobe lamp, a capacitor(MC), a battery(BA), and a battery level display part(24). The capacitor is connected to the strobe lamp in parallel. The battery functions as a drive power supply. The battery level display part displays a power level of the battery. When a charge voltage of the capacitor is lowered than a lower limit voltage, the capacitor is charged by the battery to an upper limit voltage of the capacitor. The power level of the battery displayed on the display part is in reverse proportion of a charge time of the capacitor. When the charge time of the capacitor is shorter than a lower limit time, it displays that the power level of the battery is high, and when the charge time of the capacitor is longer than a lower limit time, it displays that the power level of the battery is low.
摘要翻译：提供了其中准确地显示电池的电力的闪光灯装置，以通过使用电容器的充电时间来精确地显示电池的功率电平。一种电池准确显示电源的闪光灯装置包括闪光灯，电容器（MC），电池（BA）和电池电平显示部分（24）。电容器并联连接到闪光灯。电池用作驱动电源。电池电量显示部分显示电池的功率电平。当电容器的充电电压低于下限电压时，电容器被电池充电到电容器的上限电压。显示在显示部件上的电池的功率电平与电容器的充电时间成反比。当电容器的充电时间短于下限时间时，显示电池的功率电平较高，并且当电容器的充电时间长于下限时间时，显示电源的功率电平电池电量低。

45. 发明公开

KR1020050082114A 멀티 프로토콜 레이블 스위칭 망에서 제한적 레이블스위칭 경로의 통신 자원 할당 방법 및 그 장치 无效
标题翻译：用于在多协议标签交换网络中为基于约束的标签交换路径分配通信资源的方法和装置
公开(公告)号：KR1020050082114A
公开(公告)日：2005-08-22
申请号：KR1020040010493
申请日：2004-02-17
申请人： 삼성전자주식회사
发明人： 이상원 , 정현우
IPC分类号： H04L12/28
CPC分类号： H04L47/825 , H04L45/50
摘要： 본 발명은 멀티 프로토콜 레이블 스위칭(MPLS) 망의 데이터 전송 경로인 제한적 레이블 스위칭 경로(CR-LSP)에 할당되는 통신 자원량을 동적으로 조절하여 중단 없는 서비스를 제공하도록 된 MPLS 망에서 CR-LSP의 통신 자원 할당 방법 및 그 장치에 대한 것으로서, 본 발명에서 응용 블록은 상기 MPLS 망의 트래픽 상태를 감시하여 상기 CR-LSP에 대한 통신 자원의 증감이 요구되는 트래픽의 변동이 있거나 상기 CR-LSP의 재설정이 요구되는 경우 해당 경로에 대한 소정 요구 자원량 정보를 출력하고, 상기 MPLS 블록은 응용 블록으로부터 상기 요구 자원량 정보를 수신하여 자원 관리 블록으로 전달한 후, 상기 자원 관리 블록으로부터 상기 자원 할당 정보를 수신하여 상기 CR-LSP에 대한 상기 통신 자원의 할당을 관리하며, 상기 자원 관리 블록은 상기 MPLS 망의 트래픽 � �화 시 상기 CR-LSP 경로에 할당된 상기 통신 자원의 증감/유지 여부를 판단하여 상기 통신 자원을 소정 단위 자원량의 정수배로 증감/유지시키는 소정 자원 할당 정보를 출력하여 상기 MPLS 블록으로 전달한다.
또한 본 발명에서 상기 통신 자원의 할당 시 상기 단위 자원량과 상기 단위 자원량의 소정 비율로 설정된 소정 임계 자원량과의 차에 해당되는 통신 자원은 상기 통신 자원의 할당 시 소요되는 대기시간에 사용되는 버퍼 자원으로 사용됨을 특징으로 한다.

46. 发明授权

KR101997153B1 밸런싱 커패시터를 갖는 반도체 소자 및 그 형성 방법 有权
公开(公告)号：KR101997153B1
公开(公告)日：2019-07-05
申请号：KR1020130035315
申请日：2013-04-01
申请人： 삼성전자주식회사
发明人： 김종은 , 황유상 , 정현우
IPC分类号： H01L27/108 , H01L21/8242

47. 发明授权

KR101979752B1 반도체 소자 및 그 제조 방법 有权
公开(公告)号：KR101979752B1
公开(公告)日：2019-05-17
申请号：KR1020120047003
申请日：2012-05-03
申请人： 삼성전자주식회사
发明人： 최병덕 , 서정우 , 한상연 , 정현우 , 김홍래 , 황유상
IPC分类号： H01L21/28 , H01L27/108 , H01L21/8242

48. 发明授权

KR101645257B1 수직 채널 트랜지스터를 구비한 반도체 소자 有权
标题翻译：半导体器件具有垂直沟道晶体管
公开(公告)号：KR101645257B1
公开(公告)日：2016-08-16
申请号：KR1020100047646
申请日：2010-05-20
申请人： 삼성전자주식회사
发明人： 정현우 , 오용철 , 황유상 , 진교영 , 홍형선 , 김대익
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L27/10805 , H01L27/0207 , H01L27/10876 , H01L27/10885
摘要： 활성영역에수직채널이형성되는소자에서매몰비트라인을포함하는구조및 그제조방법을개시한다. 제1 방향의장축길이와상기제1 방향과직교하는제2 방향의단축길이를가지도록기판에정의되고, 기판의상면측에서상호이격되어있는 2 개의활성필라를포함하는활성영역과, 기판의상면보다낮은레벨에서 2 개의활성필라사이의공간을통해활성영역을가로지르면서제2 방향으로연장되는매몰비트라인을포함한다. 활성영역에서매몰비트라인의저면주위에제1 소스/드레인영역이형성되어있다. 2 개의활성필라의상면에는각각제2 소스/드레인영역이형성된다. 활성필라에서제1 소스/드레인영역과제2 소스/드레인영역과의사이에수직채널이형성된다. 게이트절연막을사이에두고활성필라의수직측면에는콘택게이트가대면하고있다. 워드라인이기판의상면위에형성되며, 콘택게이트에연결된다.

49. 发明授权

KR101609252B1 매몰 워드 라인을 구비한 반도체 소자 有权
标题翻译：具有掩埋字线的半导体器件
公开(公告)号：KR101609252B1
公开(公告)日：2016-04-06
申请号：KR1020090090560
申请日：2009-09-24
申请人： 삼성전자주식회사
发明人： 김희중 , 오용철 , 정현우 , 김현기 , 김강욱
IPC分类号： H01L27/108 , H01L21/28
CPC分类号： H01L27/10891 , H01L27/0207 , H01L27/10817 , H01L27/10885 , H01L29/4236
摘要： 매몰워드라인을구비한반도체소자에관하여개시한다. 반도체소자는기판에활성영역을정의하는소자분리막과, 활성영역의상면보다낮은레벨의상면을가지고활성영역에의해포위되어기판의주면연장방향과평행한제1 방향으로연장되어있는복수의매몰워드라인과, 매몰워드라인과활성영역과의사이에형성된게이트절연막과, 복수의매몰워드라인보다낮은레벨의상면을가지고기판내에서기판의주면연장방향과평행하고제1 방향과다른제2 방향으로연장되어있는복수의매몰비트라인을포함한다.

50. 发明授权

KR101379508B1 수직 채널 트랜지스터 및 이의 제조 방법 有权
标题翻译：垂直支柱晶体管及其制造方法
公开(公告)号：KR101379508B1
公开(公告)日：2014-03-27
申请号：KR1020080028957
申请日：2008-03-28
申请人： 삼성전자주식회사
发明人： 김희중 , 오용철 , 윤재만 , 정현우 , 김현기 , 김강욱
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L27/10882 , H01L21/76232 , H01L21/823481 , H01L21/823487 , H01L27/10876 , H01L29/66666 , H01L29/7827
摘要： 수직 채널 트랜지스터는 복수개의 하부 필라들(pillars), 복수개의 상부 필라들, 제1 절연막, 제2 절연막 및 워드 라인을 포함한다. 복수개의 하부 필라들은 기판 상부에 제2 방향으로 형성된 복수 개의 트렌치들에 의해 기판으로부터 수직하게 돌출되어 제2 방향으로 연장되고, 제2 방향과 수직한 제1 방향으로 서로 이격된다. 복수개의 상부 필라들은 하부 필라들 상에 형성되고, 제1 방향으로의 폭이 하부 필라들의 폭보다 작다. 제1 절연막은 하부 필라들의 측벽들 상에 형성된다. 제2 절연막은 제1 절연막 상에 형성되어 상부 필라들 사이를 매립한다. 워드 라인은 상부 필라들의 측벽들을 감싸며, 제1 방향으로 연장된다. 본 발명에 따르면, 필라 구조물 사이의 갭을 보이드 없이 균일한 프로파일을 갖고 매립하여 반도체 소자의 신뢰성을 향상시킬 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式