专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明专利

DE112004003023B4 Halbleiterbauelement und Verfahren zum Steuern des Halbleiterbauelements 未知
公开(公告)号：DE112004003023B4
公开(公告)日：2017-11-02
申请号：DE112004003023
申请日：2004-11-30
申请人： SPANSION LLC (N D GES D STAATES DELAWARE) , SPANSION JAPAN LTD
发明人： YANO MASARU , MURAKAMI HIROKI
IPC分类号： G11C16/06
摘要： Halbleiterbauelement mit: Speicherblöcken (BLOCK0; BLOCK1) mit jeweils Gruppen aus Speicherzellen (Mm), die mit Wortleitungen (WL0m; WL1m) verbunden sind; Auswahl-Gates (SSG0m, SDG0m; SSG1m, SDG1m) zum Ausbilden der Gruppen aus Speicherzellen (Mm); und einer Vorspannungsschaltung (54, 59, 61), die eine Sperr-Vorspannung an die Auswahl-Gates (SSG1m, SDG1m) nicht-ausgewählter Speicherblöcke (BLOCK1) und eine Vorspannung zum Aufladen von Kanalbereichen der Speicherzellen der nicht-ausgewählten Speicherblöcke (BLOCK1) beim Auslesen von Daten anlegt.

42. 发明专利

DE112004002852B4 Nichtflüchtiger Halbleiterspeicher, Halbleitervorrichtung, Ladungspumpenschaltung und Pump-Verfahren 未知
公开(公告)号：DE112004002852B4
公开(公告)日：2012-04-19
申请号：DE112004002852
申请日：2004-05-11
申请人： SPANSION LLC N D GES D STAATES DELAWARE , SPANSION JAPAN LTD
发明人： KURIHARA KAZUHIRO
IPC分类号： G11C16/06 , G11C5/14 , G11C11/34 , G11C16/12
摘要： Nichtflüchtiger Halbleiterspeicher mit: – einer ersten Pumpe, die zu einem ersten Zeitpunkt zu arbeiten beginnt und eine erste Spannung erzeugt, – einer zweiten Pumpe, die zu einem zweiten Zeitpunkt nach dem ersten Zeitpunkt zu arbeiten beginnt und einen bestimmten Schaltungspunkt mit einer zweiten Spannung treibt, wobei der bestimmte Schaltungspunkt mit einer nichtflüchtigen Halbleiterspeicherzelle verbunden ist, und – einem Booster, welcher den bestimmten Schaltungspunkt unter Verwendung der ersten Spannung zum zweiten Zeitpunkt boostet.

43. 发明专利

DE112004003005B4 Nicht-Flüchtiges Speicherbauelement 未知
公开(公告)号：DE112004003005B4
公开(公告)日：2011-12-01
申请号：DE112004003005
申请日：2004-10-26
申请人： SPANSION LLC N D GES D STAATES DELAWARE , SPANSION JAPAN LTD
发明人： NANAO MITSUHIRO , KATO KENTA
IPC分类号： G11C16/06 , G11C16/20
摘要： Nicht-flüchtiges Speicherbauelement mit einem flüchtigen Speicherabschnitt, der Operationsinformation bei Anliegen einer Versorgungsspannung aufzeichnet, wobei der flüchtige Speicherabschnitt umfasst: einen ersten flüchtigen Speicherabschnitt, der die aufgezeichnete Operationsinformation abhängig von einer Identifizierungsinformation, die mit jeder Operationsinformation verknüpft ist, ausliest; und einen zweiten flüchtigen Speicherabschnitt, der ständig die aufgezeichnete Operationsinformation in einer logisch verarbeitbaren Form unabhängig von der Identifizierungsinformation ausgibt.

44. 发明专利

DE112004002859B4 Halbleitervorrichtung und Steuerverfahren für diese 未知
公开(公告)号：DE112004002859B4
公开(公告)日：2011-07-14
申请号：DE112004002859
申请日：2004-05-12
申请人： SPANSION LLC N D GES D STAATES DELAWARE , SPANSION JAPAN LTD
发明人： TANUMA YASUHIKO , KURIHARA KAZUHIRO
IPC分类号： G11C16/08 , G11C16/04 , G11C16/12 , G11C16/16
摘要： Halbleitervorrichtung mit: – Sektoren, die an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; – Decodern, die die Sektoren auswählen; und – einer Schaltung, die beim Lösrzeugt, das bewirkt, dass ein entsprechender einer der Decoder, der dem ausgewählten Sektor zugeordnet ist, temporär nichtausgewählt ist.

45. 发明专利

GB2462959B Semiconductor device and control method thereof 未知
公开(公告)号：GB2462959B
公开(公告)日：2010-04-28
申请号：GB0920990
申请日：2004-11-30
申请人： SPANSION LLC , SPANSION JAPAN LTD
发明人： KOMORI HIDEKI , KAWAMURA SHOUICHI , TAYA MASANORI
IPC分类号： G11C16/12

46. 发明专利

GB0917967D0 Semiconductor device and semiconductor device control method 未知
公开(公告)号：GB0917967D0
公开(公告)日：2009-12-02
申请号：GB0917967
申请日：2004-05-12
申请人： SPANSION LLC , SPANSION JAPAN LTD

47. 发明专利

GB2460213A Semiconductor device using memory cell array activation and erase information 未知
公开(公告)号：GB2460213A
公开(公告)日：2009-11-25
申请号：GB0917967
申请日：2004-05-12
申请人： SPANSION LLC , SPANSION JAPAN LTD
发明人： KIDO KAZUNARI , KURIHARA KAZUHIRO , YAMASHITA MINORU
IPC分类号： G11C16/22
摘要： A semiconductor device comprises a memory cell array that is managed on a sector basis, a first latch circuit 305 which includes sub-circuits for latching activation information on a sector, decoding an address and outputting the latched activation information and a second latch circuit 304 which includes sub-circuits for storing erase information on a sector, decoding a common address and outputting the latched information.

48. 发明专利

GB2451592B Erasing memory using sector based activation information 未知
公开(公告)号：GB2451592B
公开(公告)日：2009-11-25
申请号：GB0817282
申请日：2004-05-12
申请人： SPANSION LLC , SPANSION JAPAN LTD
发明人： KIDO KAZUNARI , KURIHARA KAZUHIRO , YAMASHITA MINORU
IPC分类号： G11C16/22

49. 发明专利

DE602004018687D1 未知
公开(公告)号：DE602004018687D1
公开(公告)日：2009-02-05
申请号：DE602004018687
申请日：2004-02-19
申请人： SPANSION LLC , SPANSION JAPAN LTD
发明人： SHIBATA KENJI , KAWAMOTO SATORU
IPC分类号： G11C16/26 , G11C16/28 , H03D1/00
摘要： An input current flowing into a current-voltage conversion circuit 1 is converted to a voltage value at an output terminal SAIN and, then, a differential amplification circuit 5 amplifies and outputs a differential voltage between the voltage value and the reference voltage Vref. PMOS and NMOS transistors T1, T2 are connected between the output terminal SAIN and the power-supply voltage VCC. After the output terminal SAIN is precharged to the power-supply voltage VCC by making the transistors conductive, the current-voltage conversion operation is performed by making a voltage drop corresponding to the input current. The precharge operation charges the output terminal SAIN up to the power-supply voltage VCC and supplies charges to a common data line N3 and bit lines also to precharge them. Charging the path with great wiring capacitances from the output terminal SAIN through the common data line up to the bit lines can be performed with the NMOS transistor having a high current drivability and precharging up to the power-supply voltage VCC can be completed with the PMOS transistor T1.

50. 发明专利

DE112005003496T5 未知
公开(公告)号：DE112005003496T5
公开(公告)日：2008-07-17
申请号：DE112005003496
申请日：2005-03-11
申请人： MICRONICS JAPAN CO LTD , SPANSION JAPAN LTD , SPANSION LLC N D GES D STAATES
发明人： OSATO EICHI , KASAI JUNICHI , MEGURO KOUICHI , ONODERA MASANORI
IPC分类号： H01R33/76
摘要： An IC device (10) held on an IC carrier (24) is a double-sided electrode type BGA IC device (10) provided with bump electrodes (14) on a first surface of a package. The IC device has, on a second surface opposite the first surface, (a) a central protrusion (30), (b) a peripheral portion (32) lower than the protrusion by one step, and (c) upper electrodes (18) formed on the peripheral portion of the IC device. The IC carrier is provided with a frame (36), a cover (40), and a holding means (42). The frame forms a device reception space (38) for receiving the IC device. The cover can cover the upper electrodes while in contact with the periphery of the IC device held on the IC carrier. The holding means can hold the IC device on the IC carrier with the cover covering the upper electrodes of the IC device. The IC device can be set in an IC socket while being mounted on the IC carrier.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式