专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明公开

EP1287529A2 MULTI-GENERATOR, PARTIAL ARRAY V t?, TRACKING SYSTEM TO IMPROVE ARRAY RETENTION TIME 有权
标题翻译：多发生器，部分阵列V t？，追踪系统以提高阵列保持时间
公开(公告)号：EP1287529A2
公开(公告)日：2003-03-05
申请号：EP01939592.0
申请日：2001-05-25
申请人： Infineon Technologies North America Corp. , International Business Machines Corporation
发明人： ELLIS, Wayne F. , LI, Yujun , HSU, Louis, L. , WEINFURTNER, Oliver , JI, Brian, L.
IPC分类号： G11C5/14
CPC分类号： G11C8/08 , G11C5/146 , G11C5/147 , G11C11/4074 , G11C11/4078 , G11C2207/104
摘要： Improved transistor array device performance is obtained by use of bias voltage regulation which tracks with a fraction of a monitor transistor threshold voltage. The circuitry and methods are especially useful for improving the performance of transistor array devices such as DRAM and embedded DRAM. These benefits are obtained especially when at least two bias voltages normally supplied to the array are regulated by tracking with a fraction of an actual threshold voltage of at least one monitor transistor. Performance improvements include improved reliability, wider operational bias conditions, reduced power consumption and (in the case of memory cells) improved retention time.
摘要翻译：通过使用跟踪监视器晶体管阈值电压的一部分的偏压调节来获得改进的晶体管阵列器件性能。该电路和方法对于改善诸如DRAM和嵌入式DRAM的晶体管阵列器件的性能特别有用。当通过至少一个监测晶体管的实际阈值电压的一部分跟踪来调节通常提供给阵列的至少两个偏置电压时，尤其可以获得这些益处。性能改进包括改进的可靠性，更宽的操作偏置条件，降低的功耗和（在存储单元的情况下）改进的保留时间。

32. 发明公开

EP1815338A4 PREDICTIVE ERROR CORRECTION CODE GENERATION FACILITATING HIGH-SPEED BYTE-WRITE IN A SEMICONDUCTOR MEMORY 有权
标题翻译：高速纠错字节写在半导体存储器预测GENERATION
公开(公告)号：EP1815338A4
公开(公告)日：2008-05-28
申请号：EP05823321
申请日：2005-11-03
IPC分类号： G06F11/10 , G11C29/00
CPC分类号： G11C7/1006 , G06F11/1056 , G11C11/4078

33. 发明公开

EP1446910A4 PHASE ADJUSTMENT APPARATUS AND METHOD FOR A MEMORY DEVICE SIGNALING SYSTEM 有权
标题翻译：移相器和方法内存模块信令系统
公开(公告)号：EP1446910A4
公开(公告)日：2006-08-16
申请号：EP02802180
申请日：2002-10-22
申请人： RAMBUS INC
发明人： HAMPEL CRAIG E , PEREGO RICHARD E , SIDIROPOULOS STEPHANOS S , TSERN ELY K , WARE FREDRICK A
IPC分类号： H04L5/16 , G06F1/04 , G11C7/10 , G11C7/22 , G11C11/4078 , H04L7/00
CPC分类号： G11C11/4076 , G06F3/061 , G06F3/0629 , G06F3/0671 , G06F12/0246 , G11C7/10 , G11C7/1051 , G11C7/106 , G11C7/1066 , G11C7/1078 , G11C7/1087 , G11C7/22 , G11C7/222 , G11C11/40611 , G11C11/4072 , G11C11/4078 , G11C11/4093 , G11C21/00 , G11C2207/2254 , H04L7/0025 , H04L7/0079 , H04L7/0091
摘要： A memory system includes a memory controller and a memory component coupled to each other. The memory controller includes an interface to receive a first signal and a second signal from the memory component, wherein the first signal comprises a first symbol and the second signal comprises a second symbol. A first circuit of the memory controller receives the first signal by sampling the first symbol using a first timing offset relative to a reference clock signal, and a second circuit of the memory controller receives the second signal by sampling the second symbol using a second timing offset relative to the reference clock signal. The first timing offset is independent of the second timing offset.

34. 发明公开

EP1236079A2 COMPUTER ARRANGEMENT USING NON-REFRESHED DRAM 有权
标题翻译：与非清新DRAM内存计算器安排
公开(公告)号：EP1236079A2
公开(公告)日：2002-09-04
申请号：EP00991306.2
申请日：2000-12-06
申请人： SUN MICROSYSTEMS, INC.
发明人： DE JONG, Eduard, Karel
IPC分类号： G06F1/00
CPC分类号： G07F7/1008 , G06F12/02 , G06F21/75 , G06F21/77 , G06F21/79 , G06Q20/341 , G07F7/082 , G11C11/406 , G11C11/4078
摘要： A computer arrangement with a processor (5) and at least one memory unit (7, 9, 11, 13) connected to the processor (5) and including dynamic random access memory (13), wherein the computer arrangment is arranged to use but not to refresh at least part of the dynamic random access memory (13) while running a program.

35. 发明公开

EP0016295A1 Dispositif de test d'un caractère témoin inscrit dans une mémoire 失效
标题翻译： Vorrichtung zumPrüfeneines在einen Speicher geschriebenen Pilotzeichens。
公开(公告)号：EP0016295A1
公开(公告)日：1980-10-01
申请号：EP79401041.3
申请日：1979-12-19
申请人： COMPAGNIE INTERNATIONALE POUR L'INFORMATIQUE CII - HONEYWELL BULL (dite CII-HB)
发明人： Mollier, Jean Henri
IPC分类号： G11C11/24 , G11C11/34
CPC分类号： G11C16/22 , G06F11/0763 , G11C11/406 , G11C11/4078
摘要： Le dispositif comprend, une mémoire effaçable (1), un caractère témoin (temoin) inscrit dans la mémoire, des circuits de commande (2-15) de la mémoire autorisant la lecture du caractère témoin et interdisant l'écriture d'informations dans la zone de la mémoire qui lui est réservée, un comparateur (16) pour vérifier la conformité du caractère témoin.
La non conformité du caractère témoin signifie que la mémoire a été exposée à des rayonnements ou à des perturbations électriques.
摘要翻译：该装置包括可擦除存储器（1），写入存储器的导频字符（导频），用于存储器的控制电路（2-15），其授权读取导频字符并禁止将数据写入存储器的区域保留用于该导频，以及比较器（16），用于验证导频字符的一致性。导频字符的不符合表示存储器已经暴露于辐射或电气干扰。

36. 发明专利

JP5560358B2 Storage device 有权
公开(公告)号：JP5560358B2
公开(公告)日：2014-07-23
申请号：JP2013034153
申请日：2013-02-25
申请人：株式会社半導体エネルギー研究所
发明人：利彦齋藤
IPC分类号： H01L21/8242 , C23C14/08 , H01L21/336 , H01L21/8247 , H01L27/10 , H01L27/108 , H01L27/115 , H01L29/786 , H01L29/788 , H01L29/792
CPC分类号： H01L27/10873 , G11C7/005 , G11C7/24 , G11C11/404 , G11C11/4078 , G11C2211/4013 , H01L27/1225

37. 发明专利

JP2004507032A Synchronous data writing on a high-speed memory bus 有权
公开(公告)号：JP2004507032A
公开(公告)日：2004-03-04
申请号：JP2002521301
申请日：2001-08-21
申请人：マイクロンテクノロジーインコーポレイテッドMicron Technology, Inc.
发明人：ブライアン　ジョンソン , ブレント　キース
IPC分类号： G11C11/407 , G06F12/00 , G06F13/16 , G11C7/10 , G11C7/22 , G11C11/4076
CPC分类号： G11C7/1084 , G11C7/1072 , G11C7/1078 , G11C7/22 , G11C7/24 , G11C8/20 , G11C11/4076 , G11C11/4078 , G11C16/22
摘要：一部の同期半導体メモリーデバイスは、一時蓄積したコマンドクロック及び一時蓄積しない書込みクロックを受け取る。書込みコマンドはコマンドクロックに同期しているが、関連する書込みデータは書込みクロックに同期している。バッファの使用によって、コマンドと書込みクロックとの間に不定の位相ずれが存在し得る。これら２つのクロック間に位相ずれが存在することは、メモリーデバイスが書込みコマンドに関連する書込みデータを受け取るべき時点の決定を困難にする。本発明による同期メモリーデバイスは、一時蓄積しないストローブ信号を利用し、この信号は通常、書込み中には、書込みデータの始点をマークするフラグとしてトライステートである。ストローブ信号線上にフラグ信号を送信する前に、プリアンブル信号を送信して、フラグ検出を簡単にすることができる。

38. 发明公开

EP4376006A1 MEMORY DEVICE, OPERATING METHOD OF MEMORY DEVICE, AND MEMORY SYSTEM 审中-公开
公开(公告)号：EP4376006A1
公开(公告)日：2024-05-29
申请号：EP23209089.4
申请日：2023-11-10
申请人： Samsung Electronics Co., Ltd.
发明人： PARK, Youngjae , HONG, Seungki , KIM, Hyunbo , CHOI, Insu
IPC分类号： G11C7/24 , G11C11/406 , G11C11/4078
CPC分类号： G11C11/406 , G11C11/40622 , G11C7/24 , G11C11/4078
摘要： Provided is a memory device including a memory cell array including a plurality of memory cell rows, the plurality of memory cell rows being grouped into a plurality of segments, a row decoder connected to the plurality of memory cell rows, and a refresh control circuit configured to generate a refresh control signal for controlling a refresh operation on the plurality of memory cell rows.

39. 发明公开

EP2926344A4 ROW HAMMER MONITORING BASED ON STORED ROW HAMMER THRESHOLD VALUE 有权
标题翻译： ROWHAMMER-ÜBERWACHUNGAUF DER BASIS GESPEICHERER ROWHAMMER-SCHWELLENWERTE
公开(公告)号：EP2926344A4
公开(公告)日：2016-11-23
申请号：EP13858832
申请日：2013-06-28
申请人： INTEL CORP
发明人： BAINS KULJIT , HALBERT JOHN B
IPC分类号： G11C11/4078 , G11C7/24 , G11C11/406
CPC分类号： G11C11/40611 , G06F13/1636 , G11C7/24 , G11C11/4078 , G11C11/408 , G11C29/50 , G11C29/50012
摘要： Detection logic of a memory subsystem obtains a threshold for a memory device that indicates a number of accesses within a time window that causes risk of data corruption on a physically adjacent row. The detection logic obtains the threshold from a register that stores configuration information for the memory device, and can be a register on the memory device itself and/or can be an entry of a configuration storage device of a memory module to which the memory device belongs. The detection logic determines whether a number of accesses to a row of the memory device exceeds the threshold. In response to detecting the number of accesses exceeds the threshold, the detection logic can generate a trigger to cause the memory device to perform a refresh targeted to a physically adjacent victim row.
摘要翻译：存储器子系统的检测逻辑获得存储器设备的阈值，该存储器设备指示在时间窗口内存在物理上相邻行的数据损坏风险的访问次数。检测逻辑从存储用于存储器件的配置信息的寄存器获得阈值，并且可以是存储器件本身上的寄存器和/或可以是存储器件所属的存储器模块的配置存储设备的条目。检测逻辑确定对存储器件的行的访问次数是否超过阈值。响应于检测到的访问次数超过阈值，检测逻辑可以产生触发以使存储器设备执行针对物理上相邻的受害者行的刷新。

40. 发明公开

EP3028277A1 HYBRID SECURE NON-VOLATILE MAIN MEMORY 审中-公开
标题翻译： HYBRID SAFE不挥发主存储器
公开(公告)号：EP3028277A1
公开(公告)日：2016-06-08
申请号：EP13890792.8
申请日：2013-07-31
申请人： Hewlett Packard Enterprise Development LP
发明人： LI, Sheng , CHANG, Jichuan , RANGANATHAN, Parthasarathy , YOON, Doe Hyun
IPC分类号： G11C7/24 , G11C7/10
CPC分类号： G06F21/79 , G06F21/72 , G11C7/1006 , G11C7/24 , G11C11/4078 , G11C13/0004 , G11C13/0059 , G11C14/0036
摘要： According to an example, a hybrid secure non-volatile main memory (HSNVMM) may include a non-volatile memory (NVM) to store a non-working set of memory data in an encrypted format, and a dynamic random-access memory (DRAM) buffer to store a working set of memory data in a decrypted format. A cryptographic engine may selectively encrypt and decrypt memory pages in the working and non-working sets of memory data. A security controller may control memory data placement and replacement in the NVM and the DRAM buffer based on memory data characteristics that include clean memory pages, dirty memory pages, working set memory pages, and non-working set memory pages. The security controller may further provide incremental encryption and decryption instructions to the cryptographic engine based on the memory data characteristics.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式